基于余數(shù)系統(tǒng)(RNS)的低功耗電路設(shè)計.pdf

1、最近幾十年，有形數(shù)字產(chǎn)品向著小、快、新的目標(biāo)大踏步前進，半導(dǎo)體工藝尺寸不斷縮小，集成度不斷上升。然而數(shù)字電路的快速發(fā)展急劇地驅(qū)動著對低功耗系統(tǒng)的需求，功耗問題日益突出。與此同時，集成電路行業(yè)的摩爾定律業(yè)已發(fā)展到了盡頭：繼續(xù)縮小半導(dǎo)體工藝尺寸不僅會增加電路的功耗也會引入噪聲誤差，這將嚴(yán)重影響集成電路的功耗和運算性能。因此，低功耗電路設(shè)計已成為目前的研究重點。
　　數(shù)字集成電路的功耗與供電電壓的平方成正比，因此最為直接的降低功耗的方式

2、就是降低供電電壓，而目前被廣泛地認(rèn)同的一個降低功耗的方法是電壓縮放（Voltage Scaling，VOS）[1]-[2]。隨著互補金屬氧化物半導(dǎo)體（Complementary Metal Oxide Semiconductor，CMOS）器件的特性尺寸達到納米級，降低供電電壓過后帶來的深亞微米（Deep Submicron，DSM）噪聲的影響將成為可靠計算不可抗拒的障礙，這主要是由于降低電壓過后，原電路的關(guān)鍵路徑時延對運算的影響加大，

3、造成運算出錯。為了避免低電壓下電路運算性能降低，一個行之有效的方法就是縮短原電路的關(guān)鍵路徑達到既保證運算性能又降低電路功耗的目的。
　　基于上述思想，本文首先詳細介紹了余數(shù)系統(tǒng)（Residue Number System，RNS），這是一種不同于二進制（Binary Number System，BNS）的數(shù)域，可以將較長的關(guān)鍵路徑拆分為幾個較短的并行通道，縮短關(guān)鍵路徑，這樣可以使得電路在電壓降低后依然能夠正常工作從而實現(xiàn)在不影響電

4、路性能的前提下達到降低功耗的目的。然后基于余數(shù)域設(shè)計并實現(xiàn)了傳統(tǒng)的RNS4模和5模的1024點FFT的硬件結(jié)構(gòu)，并用DC和Hspice軟件得到相應(yīng)的電路功耗和錯誤概率模型，通過對比分析理論結(jié)果和實測結(jié)果，驗證了 VOS的低功耗性。為了進一步提高 RNS的可行性和實用性，基于目前RNS所面的臨縮放問題，本文根據(jù)嚴(yán)謹(jǐn)?shù)臄?shù)學(xué)推導(dǎo)得到了RNS溢出定理，并基于此提出了基于RPR（Reduced Precision Redundancy，縮減精度的