深亞微米CMOS工藝下版圖效應(yīng)對標準單元時序影響的分析與研究.pdf

1、基本標準單元的性能對整個電路的設(shè)計具有極其重要的作用。然而大多數(shù)的設(shè)計工具，對于給定的標準單元通常認為其時序是相同的，而不去考慮它在版圖中所處的位置。本論文目的是分析其時序的差異性受哪些因素的影響，并根據(jù)差異性，給出一個時序差異范圍，對工程師具有一定的指導(dǎo)意義。
　　本課題是基于UMC40nm工藝，設(shè)計了5個具有典型代表意義的基本標準單元的版圖，提取網(wǎng)表、抽取寄生參數(shù)，并進行仿真，比較前仿真和后仿真的區(qū)別。為了驗證同一標準單元在不

2、同的版圖環(huán)境中時序的不同，將之前設(shè)計的5個標準單元進行拼接，同一單元周圍分布相同的單元，即A單元周圍都是A或A單元周圍都是B，對提取的網(wǎng)表，只保留中間單元管子參數(shù)，仿真每一種情況，將結(jié)果與之前的后仿真結(jié)果進行比較，每種情況都得到一個比例因子，從仿真結(jié)果可知，同一標準單元，周圍分布不同單元，其時序是不同的，且存在較大的差異，由此可見，本工作對標準單元的研究具有一定的意義。希望通過本論文的介紹能夠拋磚引玉，對標準單元庫設(shè)計者和使用者提供一些