關于65nm數(shù)字集成電路后端設計中串擾避免及修復方式的研究及比較.pdf_第1頁
已閱讀1頁，還剩66頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領

文檔簡介

1、集成電路一直在迅猛發(fā)展。制造工藝由超深亞微米(VDSM)進入到納米(nanometer)階段;設計規(guī)模由超大規(guī)模(VLSI)、甚大規(guī)模(ULSI)向G規(guī)模集成(GSI)發(fā)展;越來越多的功能、甚至是一個系統(tǒng)都被集成到單個芯片之中,出現(xiàn)了系統(tǒng)級芯片(SOC)的設計概念。于是,物理設計(physicaldesign)研究與工具設計面臨巨大挑戰(zhàn)。其中之一是:隨著集成度更高,芯片上模塊和互連線的排列更加緊密,互連線的間距進一步減小;元件數(shù)目的增加

2、和線寬的縮小使互連線的相對長度大大增加;電路工作頻率更高。這都使得集成電路中的耦合效應明顯,串擾(crosstalk)成為一個突出的問題。因此,如何恰當有效地避免并消除串擾,是目前亟待解決的理論與技術熱點問題。
　　 本文首先闡述了串擾研究領域的熱點問題,如模型建立、估算技術、避免與修復方法等,然后基于Synopsys的后端設計工具ICCornplier,針對十幾個國際知名公司65nm設計的串擾問題解決方式,效果進行了深入的比較

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論