基于壓縮感知的重構(gòu)算法研究及其VLSI實現(xiàn).pdf

1、壓縮感知(Compressive Sensing，CS)理論是近年來在信號處理領(lǐng)域新興起的一門理論，該理論指出在信號滿足稀疏性的情況下，能夠以低于奈奎斯特(Nyquist)采樣速率的速度對信號進(jìn)行觀測，只需要獲取較少的數(shù)據(jù)點就能夠通過重構(gòu)算法精確的恢復(fù)信號，如此優(yōu)越的特質(zhì)使其有著廣闊的應(yīng)用前景，并得到了廣泛的研究。重構(gòu)算法研究是壓縮感知理論的重要組成部分，國內(nèi)外學(xué)者也進(jìn)行了大量的研究，主要集中在三個方向，一類是凸優(yōu)化算法、一類是貪婪算法

2、、一類是組合算法。其中的貪婪算法，計算復(fù)雜度小、重構(gòu)速度快、易于實現(xiàn)，使其更加利于實際應(yīng)用。
　　本文通過對不同的貪婪算法的仿真分析，在性能優(yōu)越的子空間追蹤算法(Subspace Pursuit，SP)基礎(chǔ)上，綜合考慮性能，重構(gòu)時間和實現(xiàn)面積等因素，對算法進(jìn)行了改進(jìn)和優(yōu)化，設(shè)計實現(xiàn)了一種重構(gòu)算法加速器。將SP算法中的兩次最小二乘操作優(yōu)化為一次最小二乘操作，降低了計算復(fù)雜度和實現(xiàn)面積，并減小了重構(gòu)時間，同時很好的保證了重構(gòu)精確度。在

3、具體的硬件實現(xiàn)過程中，矩陣取逆采用ACD(Alternative CholeskyDecomposition)算法，并將該算法設(shè)計成脈動陣列結(jié)構(gòu)，從而提高了電路性能。對于硬件實現(xiàn)的復(fù)雜單元除法器，采用了移位和減法來代替，從而去除了關(guān)鍵路徑延時，并減小了實現(xiàn)面積。通過復(fù)用ACD算法模塊中的乘法器單元完成其他模塊中的乘法操作進(jìn)一步的減小了實現(xiàn)面積。本文設(shè)計的重構(gòu)算法加速器，采用長度為64的觀測信號，利用高斯隨機(jī)分布矩陣，對信號長度為256、