基于IVC技術(shù)的靜態(tài)功耗優(yōu)化方法研究.pdf

1、隨著工藝技術(shù)的不斷進(jìn)步和電路集成度的不斷提高，CMOS電路的靜態(tài)漏電功耗已經(jīng)開始成為納米級設(shè)計(jì)領(lǐng)域所面臨的最嚴(yán)峻的挑戰(zhàn)之一。而在諸如手持和便攜式設(shè)備等產(chǎn)品中，多數(shù)電路較長時間內(nèi)都處于睡眠狀態(tài)，而輸入向量控制技術(shù)在處理這類問題中起到了至關(guān)重要的作用。本文所研究的內(nèi)容正是靜態(tài)功耗優(yōu)化中的輸入向量控制技術(shù)。本文主要涉及如下方面： 首先，本文從分析功耗的來源入手，針對功耗的來源的不同探討了降低功耗的多種方法和途徑，并將這些方法應(yīng)用于設(shè)計(jì)

2、的各個層面，即在工藝級、版圖級、電路級、邏輯門級、RTL結(jié)構(gòu)級和系統(tǒng)級上發(fā)展適當(dāng)?shù)募夹g(shù)，綜合應(yīng)用不同的設(shè)計(jì)策略，達(dá)到保持系統(tǒng)性能前提下降低功耗的目的。 其次，為了進(jìn)行靜態(tài)功耗優(yōu)化，必須要對靜態(tài)功耗模型進(jìn)行必要的功耗估計(jì)，為此本文介紹了幾種功耗估計(jì)方法，基于模擬的方法、非模擬的方法、延遲模型的選擇以及層次化分析方法。隨后系統(tǒng)研究了靜態(tài)功耗優(yōu)化方面的一些技術(shù)，主要包括工藝控制法、電源電壓控制法、閾值電壓控制法、輸入向量控制法等。在此

3、基礎(chǔ)之上提出了一種基于遺傳算法的最大漏電流估計(jì)方法。IVC技術(shù)是本文重點(diǎn)研究的技術(shù)，為此，本文分析比較了多種應(yīng)用IVC技術(shù)降低靜態(tài)漏電功耗的算法。 最后，本文在CMOS靜態(tài)功耗優(yōu)化中提出了一種改進(jìn)的遺傳算法用于求解IVC技術(shù)的MLV。首先，對以前提出的用于求解MILV的遺傳算法進(jìn)行了闡述和說明，分析和論述了該方法在求解MLV過程中的效率和應(yīng)用在靜態(tài)優(yōu)化中的優(yōu)化效果。然后，本文將模擬退火機(jī)制引入到遺傳算法當(dāng)中，以此來解決傳統(tǒng)遺傳算