基于線性解壓結(jié)構(gòu)的低功耗測(cè)試方法研究.pdf

1、隨著半導(dǎo)體技術(shù)變得越來(lái)越成熟，芯片的集成度越來(lái)越高，越來(lái)越多的功能都集成在了很小的芯片上。然而，芯片超高的集成度也給超大規(guī)模集成電路測(cè)試帶來(lái)了嚴(yán)峻挑戰(zhàn)，其中如何減少龐大的測(cè)試數(shù)據(jù)量和降低芯片測(cè)試時(shí)產(chǎn)生的高功耗，已經(jīng)成為工業(yè)界與學(xué)術(shù)界迫切想要解決的問(wèn)題。本文分析了芯片測(cè)試過(guò)程中高測(cè)試功耗的原因和所帶來(lái)的危害，介紹了目前已經(jīng)提出的一些測(cè)試數(shù)據(jù)壓縮方法和低功耗測(cè)試方法，同時(shí)指出了測(cè)試數(shù)據(jù)壓縮技術(shù)與低功耗測(cè)試技術(shù)之間的矛盾。在此基礎(chǔ)上，提出了兩

2、種低功耗測(cè)試數(shù)據(jù)壓縮方案。
　　本文針對(duì)LFSR重播種過(guò)程中測(cè)試功耗較高，以及在考慮功耗的同時(shí)如何兼顧LFSR的編碼效率等問(wèn)題，提出了一種先通過(guò)分段相容編碼優(yōu)化測(cè)試激勵(lì)，再合并測(cè)試立方的標(biāo)記位，最后使用LFSR重播種的低功耗測(cè)試方法。編碼時(shí)，首先以同時(shí)減少確定位數(shù)量和移位功耗為目標(biāo)，把測(cè)試立方分為不同類型的數(shù)據(jù)段，并引入標(biāo)記位加以區(qū)分。然后利用標(biāo)記位中的X，通過(guò)合并相互兼容的標(biāo)記位，繼續(xù)減少經(jīng)過(guò)編碼的測(cè)試立方中的確定位。方案根據(jù)標(biāo)

3、記位的兼容性，提出一種基于標(biāo)記的分組算法，對(duì)測(cè)試集中的測(cè)試立方進(jìn)行劃分和重排序。實(shí)驗(yàn)結(jié)果表明該方案的平均壓縮率達(dá)到94.15％，且對(duì)平均功耗的降低程度平均達(dá)到75.18％，可以有效降低測(cè)試功耗。
　　基于Viterbi算法的測(cè)試數(shù)據(jù)壓縮方法有較好的壓縮效率，并且編碼效率不依賴于測(cè)試通道數(shù)量，但是存在著測(cè)試功耗過(guò)高的缺點(diǎn)，同時(shí)當(dāng)測(cè)試立方集中含有較多確定位時(shí)，編碼成功率和編碼效率會(huì)顯著下降。本文提出一種基于Viterbi算法的低功耗測(cè)