考慮低功耗的高層次綜合方法研究.pdf

1、隨著工藝的發(fā)展和集成電路規(guī)模的擴(kuò)大，功耗已成為集成電路設(shè)計(jì)中的一個(gè)十分關(guān)鍵的問題。傳統(tǒng)的方法已經(jīng)難以解決低功耗的問題，而高層次綜合設(shè)計(jì)能夠最大程度地實(shí)現(xiàn)電路的功耗優(yōu)化。集成電路設(shè)計(jì)層次的不同，也導(dǎo)致了對于電路功耗優(yōu)化能力的不同，高層次綜合階段對電路功耗有巨大的優(yōu)化空間，而到物理設(shè)計(jì)階段的功耗優(yōu)化空間則急劇減少，因此，在更高的層次上優(yōu)化功耗，取得的優(yōu)化效果會(huì)更好，高層次綜合低功耗的研究變得更加重要。 本文綜述了高層次綜合的相關(guān)理論

2、，并對高層次綜合階段的功耗優(yōu)化技術(shù)進(jìn)行了研究。本文的工作主要包括以下兩個(gè)方面： 1)提出了一種在高層次綜合中考慮動(dòng)態(tài)功耗優(yōu)化的改進(jìn)方法。首先，建立了一個(gè)考慮時(shí)間、資源和數(shù)據(jù)依賴性約束條件的系統(tǒng)動(dòng)態(tài)功耗模型。進(jìn)而，利用遺傳算法與蟻群算法相結(jié)合的方法，在時(shí)間、資源和數(shù)據(jù)依賴性的約束條件下，通過高層次綜合階段的調(diào)度和模塊分配對動(dòng)態(tài)功耗進(jìn)行優(yōu)化。針對基準(zhǔn)電路的實(shí)驗(yàn)結(jié)果表明，本文方法能夠明顯的減少電路產(chǎn)生的動(dòng)態(tài)功耗。 2)提出了一