鐵電存儲(chǔ)單元MFIS-MFMIS的制備、特性及建模.pdf

1、該文研究了非破壞性讀出(NDRO)鐵電存儲(chǔ)器(FeRAM)存儲(chǔ)單元MFIS/MFMIS的制備,特性及建模.●該文采用物理和數(shù)學(xué)分析相結(jié)合的方法,構(gòu)建了MFIS/MFMIS結(jié)構(gòu)的新模型,并通過(guò)合理的近似得到了MFIS/MFMIS單管單元的閾值電壓新的解析模型;在考慮MFIS結(jié)構(gòu)中鐵電層上的分壓和溝道位置的關(guān)系的基礎(chǔ)上,進(jìn)一步得到相應(yīng)的C-V和I-V曲線(xiàn).分析表明,閾值電壓解析模型的近似誤差很小,分析閾值電壓解析模型表明鐵電材料的介電常數(shù)越

2、低,電滯回線(xiàn)的矩形度越好,MFIS/MFMIS的存儲(chǔ)特性越好.對(duì)C~V曲線(xiàn)相應(yīng)的物理過(guò)程的分析表明,工作頻率以及電滯回線(xiàn)是否飽和對(duì)C~V特性有較大影響,而C~V窗口和MFIS結(jié)構(gòu)存儲(chǔ)特性密切相關(guān).對(duì)I~V曲線(xiàn)的分析表明,在器件和電路結(jié)構(gòu)設(shè)計(jì)時(shí),V<,g>不宜太大或太小,V<,ds>越大越有利于MFIS結(jié)構(gòu)不同存儲(chǔ)狀態(tài)的區(qū)分.●結(jié)合現(xiàn)有的實(shí)驗(yàn)條件,確定了具有靜電保護(hù)電路的MFIS/MFMIS單管單元陣列的工藝制備流程.并最終制備得到了Pt

3、/PZT/SiO<,2>(50nm)/Si結(jié)構(gòu)的單管單元陣列,以及Pt/PZT/SiO<,2>(50nm)/Si和Pt/PZT/SiO<,2>(100nm)/Si電容結(jié)構(gòu).●通過(guò)測(cè)試Pt/PZT/SiO<,2>(50nm)/Si單管單元陣列I-V特性,表明所制備單元具有存儲(chǔ)特性,在寫(xiě)入電壓為+15(邏輯"1"狀態(tài))和-20V(邏輯"0"狀態(tài))下,讀出電壓為V<,g>=7V,V<,ds>=10V時(shí),"1"狀態(tài)和"0"狀態(tài)的電流I<,ds>