9.1 存儲(chǔ)單元1.5學(xué)時(shí)

1、1,存儲(chǔ)單元,,2,什么是SoC,,邏輯單元,Analog,靜態(tài)RAM,CPU 內(nèi)核,PAD,,,,,,,3,Memory wall,,4,核心是解決容量、速度、價(jià)格間的矛盾，建立起多層存儲(chǔ)結(jié)構(gòu)。 一個(gè)金字塔結(jié)構(gòu)的多層存儲(chǔ)體系 充分體現(xiàn)出容量和速度關(guān)系 Cache—主存層次 ：解決CPU與主存的速度上的差距 ；主存—輔存層次 ： 解決存儲(chǔ)的大容量要求和低成本之間的矛盾 。,多層存儲(chǔ)結(jié)構(gòu)概念,5,SoC中存儲(chǔ)系統(tǒng)層次性結(jié)構(gòu),

2、,,芯片級,板級,嵌入式處理器核（寄存器）,,,緊密耦合存儲(chǔ)器TCM,片上SRAM,片外SDRAM、SRAM,FLASH及其他非易失存儲(chǔ)器,,,,,,,Cache,緩沖器,,,,,,,,,,,,,,,每bit價(jià)格降低容量增大存取時(shí)間增大訪問頻度降低存取能耗增大,6,主存儲(chǔ)器的主要技術(shù)指標(biāo),存儲(chǔ)容量 存儲(chǔ)器可以容納的二進(jìn)制信息量稱為存儲(chǔ)容量（尋址空間，由CPU的地址線決定） 實(shí)際存儲(chǔ)容量：在計(jì)算機(jī)系統(tǒng)中具體配

3、置了多少內(nèi)存。 存取速度：存取時(shí)間是指從啟動(dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)間，又稱為讀寫周期?？煽啃裕嚎煽啃允怯闷骄收祥g隔時(shí)間來衡量（MTBF, Mean Time Between Failures） 功耗：通常是指每個(gè)存儲(chǔ)元消耗功率的大小,7,存儲(chǔ)結(jié)構(gòu),,8,存儲(chǔ)器基本結(jié)構(gòu):譯碼器,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Word 0,Word 1,Word 2,Word,N-

4、2,Word,N-1,Storage,cell,M,bits,M,bits,N,words,,,,,,,,,,,,,,,,,,,,,,,,,,,S,0,S,1,S,2,S,N -2,A,0,A,1,A,K -1,K =,log,2,N,S,N -1,,,,,,,,,,,,Word 0,Word 1,Word 2,Word,N-2,Word,N-1,Storage,cell,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,

5、,,S,0,Input-Output,(,M,bits),,,,直接實(shí)現(xiàn)的 N x M存儲(chǔ)器結(jié)構(gòu)Too many select signals:N words = N select signals,,,Input-Output,(,M,bits),,,,,,Decoder,9,存儲(chǔ)器結(jié)構(gòu):陣列,陣列結(jié)構(gòu)的存儲(chǔ)器組織,10,存儲(chǔ)器結(jié)構(gòu):層次化,層次化的存儲(chǔ)結(jié)構(gòu)。塊選擇器使每次只有一個(gè)存儲(chǔ)塊工作。,11,隨機(jī)存取存儲(chǔ)器RAM a.

6、靜態(tài)RAM 同步SRAM 在統(tǒng)一時(shí)鐘的控制下同步操作，一般支持突發(fā)操作FIFO 先進(jìn)先出Multi-SRAM 具有多數(shù)據(jù)端口非揮發(fā) SRAM(NV SRAM) 靜態(tài)加后備電源類SRAM 用動(dòng)態(tài)RAM，內(nèi)部加刷新電路 b. 動(dòng)態(tài)RAMSDRAMDDR II SDRAMDDRIII SDRAM只讀存儲(chǔ)器ROMa. 掩膜式ROM b. 可編程的PROM c. 可用紫外線擦除、可編程的EPR

7、OM d. 可用電擦除、可編程的E2PROM等 e. 在線編程擦除的FLASH,半導(dǎo)體存儲(chǔ)器的分類,12,按構(gòu)成存儲(chǔ)器的器件和存儲(chǔ)介質(zhì)分類半導(dǎo)體存儲(chǔ)器 磁盤和磁帶等磁表面存儲(chǔ)器 光電存儲(chǔ)器 按存取方式分類 隨機(jī)存儲(chǔ)器RAM (Random Access Memory) 只讀存儲(chǔ)器ROM（Read-Only Memory） 串行訪問存儲(chǔ)器(Serial Access Stor

8、age)按在計(jì)算機(jī)中的作用分類 主存儲(chǔ)器(內(nèi)存) 輔助存儲(chǔ)器(外存) 高速緩沖存儲(chǔ)器,存儲(chǔ)器的分類,13,RAM,SRAM面積大速度快DRAM需要隔一定的周期進(jìn)行刷新面積小（1－3個(gè)晶體管）速度慢SDRAMSynchronous Dynamic Random Access Memory（同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器）數(shù)據(jù)的讀寫需要時(shí)鐘來同步DDR SDRAMDouble Data Rate

9、 Synchronous Dynamic Random Access Memory（雙數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器） 允許在時(shí)鐘脈沖的上升沿和下降沿傳輸數(shù)據(jù)，這樣不需要提高時(shí)鐘的頻率就能加倍提高SDRAM的速度,14,FLASH,NOR FLASH容量小價(jià)格貴可以按位讀寫NAND FLASH容量大價(jià)格便宜不能按位讀寫，需要按block進(jìn)行讀寫,15,NOR FLASH,NOR技術(shù)（亦稱為Linear技術(shù)）閃速存儲(chǔ)器是最早出現(xiàn)

10、的Flash Memory，目前仍是多數(shù)供應(yīng)商支持的技術(shù)架構(gòu)。它源于傳統(tǒng)的EPROM器件在擦除和編程操作較少而直接執(zhí)行代碼的場合，尤其是純代碼存儲(chǔ)的應(yīng)用中廣泛使用，如PC的BIOS固件、移動(dòng)電話、硬盤驅(qū)動(dòng)器的控制存儲(chǔ)器等。NOR技術(shù)Flash Memory具有以下特點(diǎn)：（程序和數(shù)據(jù)可存放在同一芯片上，擁有獨(dú)立的數(shù)據(jù)總線和地址總線，能快速隨機(jī)讀取，允許系統(tǒng)直接從Flash中讀取代碼執(zhí)行，而無需先將代碼下載至RAM中再執(zhí)行；可以單字

11、節(jié)或單字編程，但不能單字節(jié)擦除，必須以塊為單位或?qū)φ瑘?zhí)行擦除操作，在對存儲(chǔ)器進(jìn)行重新編程之前需要對塊或整片進(jìn)行預(yù)編程和擦除操作。由于NOR技術(shù)Flash Memory的擦除和編程速度較慢，而塊尺寸又較大，因此擦除和編程操作所花費(fèi)的時(shí)間很長，在純數(shù)據(jù)存儲(chǔ)和文件存儲(chǔ)的應(yīng)用中，NOR技術(shù)顯得力不從心。,16,NAND FLASH技術(shù),NAND技術(shù) Flash Memory具有以下特點(diǎn)：以頁為單位進(jìn)行讀和編程操作，1頁為256或512B（

12、字節(jié)）；以塊為單位進(jìn)行擦除操作，1塊為4K、8K或16KB。具有快編程和快擦除的功能，其塊擦除時(shí)間是2ms；而NOR技術(shù)的塊擦除時(shí)間達(dá)到幾百ms。數(shù)據(jù)、地址采用同一總線，實(shí)現(xiàn)串行讀取。隨機(jī)讀取速度慢且不能按字節(jié)隨機(jī)編程。芯片尺寸小，引腳少，是位成本(bit cost)最低的固態(tài)存儲(chǔ)器，將很快突破每兆字節(jié)1美元的價(jià)格限制。芯片包含有失效塊，其數(shù)目最大可達(dá)到3~35塊（取決于存儲(chǔ)器密度）。失效塊不會(huì)影響有效塊的性能，但設(shè)計(jì)者需要將失效

13、塊在地址映射表中屏蔽起來。Samsung公司在1999年底開發(fā)出世界上第一顆1Gb NAND技術(shù)閃速存儲(chǔ)器基于NAND的存儲(chǔ)器可以取代硬盤或其他塊設(shè)備。,17,NOR 與 NAND FLASH的比較,18,SRAM和DRAM,,19,6管SRAM,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,WL,BL,V,DD,M,5,M,6,M,4,M,1,M,2,M,3,,,,,BL,,,,,,,,

14、,,,,,,Q,P485,20,6管SRAM的版圖,,21,6管SRAM掩膜,,22,8x8SRAM陣列,23,3管DRAM,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,WWL,BL,1,M,1,X,M,3,M,2,C,S,BL,2,RWL,V,DD,V,DD,-V,T,?V,V,DD,-V,T,BL,2,,,,,BL,1,X,RWL,,WWL,,,,,,24,單管DRAM,Write: Cs

15、is charged or discharged by asserting WL and BL.,Read: Charge redistribution takes places between bit line and storage capacitance,Voltage swing is small; typically around 250 mV.,25,ROM,,,,,,,,,,,,WL,BL,,,,WL

16、,BL,1,,,,WL,BL,,,,WL,BL,,,,WL,BL,0,,,,,,VDD,,,,,,,WL,BL,,,,,,GND,,,,二極管ROM,MOS ROM 1,MOS ROM 2,26,讀寫時(shí)序,讀出時(shí)間：從存儲(chǔ)器中讀出數(shù)據(jù)所需要的時(shí)間，等于從提出讀請求到數(shù)據(jù)在輸出端上有效之間的延時(shí)。寫入時(shí)間：從提出寫請求到最終把輸入數(shù)據(jù)寫入存儲(chǔ)器之間所經(jīng)過的時(shí)間。讀/寫周期時(shí)間：在前后兩次讀或?qū)懖僮髦g所要求的最小時(shí)間間隔。這一時(shí)間通常

17、大于存取時(shí)間。,27,時(shí)序控制,,,DRAM Timing,,地址變化啟動(dòng)存儲(chǔ)器操作,28,SRAM接口時(shí)序（SRAM，F(xiàn)LASH),29,SDRAM 存儲(chǔ)器接口,SDRAM是隨機(jī)存儲(chǔ)器中價(jià)格最低的一種，在大多數(shù)計(jì)算機(jī)系統(tǒng)中用做主存儲(chǔ)器；數(shù)據(jù)以電荷形式儲(chǔ)存在電容上，并會(huì)在幾ms內(nèi)泄漏掉。為了長期保存，SDRAM必須定期刷新；但動(dòng)態(tài)RAM比靜態(tài)RAM集成度高、功耗低，從而成本也低，適于作大容量存儲(chǔ)器；工作時(shí)序比較復(fù)雜 A0－A10

18、：地址輸入引腳，當(dāng)ACTIVE命令和READ/WRITE命令時(shí)，來決定使用某個(gè)bank內(nèi)的某個(gè)基本存儲(chǔ)單元。CLK：時(shí)鐘信號輸入引腳CKE：Clock Enable，高電平時(shí)有效。當(dāng)這個(gè)引腳處于低電平期間，提供給所有bank預(yù)充電和刷新的操作/CS：芯片選擇（Chip Select，這個(gè)引腳就是用于選擇進(jìn)行存取操作的芯片/RAS:行地址選擇(Row Address Select)/CAS:列地址選擇(Column Addres