基于邊界掃描的內(nèi)建自測(cè)試技術(shù)及其應(yīng)用.pdf

1、基于邊界掃描的內(nèi)建自測(cè)試技術(shù)在諸如電子系統(tǒng)、電路板、集成電路的生產(chǎn)測(cè)試過(guò)程中有著廣泛的應(yīng)用。它們對(duì)縮短產(chǎn)品的綜合生命周期成本有著重要的意義。隨著集成電路的集成度和生產(chǎn)工藝水平的不斷提高，使在一個(gè)半導(dǎo)體芯片上實(shí)現(xiàn)系統(tǒng)級(jí)的集成已成為可能，數(shù)字電子技術(shù)已進(jìn)入片上系統(tǒng)(System on a Chip)時(shí)代。與此同時(shí)，片上系統(tǒng)的測(cè)試問(wèn)題也隨之產(chǎn)生，基于邊界掃描的內(nèi)建自測(cè)試技術(shù)為片上系統(tǒng)的測(cè)試提供了新的解決方案。 本文在分析邊界掃描測(cè)試技

2、術(shù)的基本原理和IEEE1149.1標(biāo)準(zhǔn)的基礎(chǔ)上，在FPGA上實(shí)現(xiàn)了一種基于微處理器控制的適合在線自測(cè)試的嵌入式邊界掃描內(nèi)建自測(cè)試模塊。并針對(duì)嵌入式目標(biāo)跟蹤系統(tǒng)在硬件上要能滿足一定可靠性的要求，將設(shè)計(jì)的邊界掃描內(nèi)建自測(cè)試模塊融入硬件設(shè)計(jì)中，來(lái)提高系統(tǒng)的可靠性和可測(cè)性，實(shí)現(xiàn)對(duì)嵌入式目標(biāo)跟蹤系統(tǒng)的故障檢測(cè)和診斷、故障屏蔽冗余和系統(tǒng)重組與恢復(fù)的功能。跟蹤系統(tǒng)包含Nios處理器系統(tǒng)、圖像采集和顯示模塊、外部通信模塊等，硬件電路的驗(yàn)證在Altera

3、的FPGA開發(fā)板上完成，利用Nios處理器來(lái)完成主要的跟蹤算法?；谶吔鐠呙璧膬?nèi)建自測(cè)試系統(tǒng)模塊包含Avalon總線接口、FIFO接口、CRC校驗(yàn)等模塊，通過(guò)它們和Nios處理器系統(tǒng)進(jìn)行數(shù)據(jù)交互，完成一定的測(cè)試功能。測(cè)試系統(tǒng)通過(guò)JTAG接口和并行接口與PC機(jī)端的主控程序進(jìn)行通信。主控程序負(fù)責(zé)控制測(cè)試系統(tǒng)的工作，完成數(shù)據(jù)的讀入讀出。測(cè)試系統(tǒng)可以在主控程序的控制下工作，也可以利用Nios處理器和保存在片上RAM中的測(cè)試程序完成自測(cè)試功能。