集成電路柵介質(zhì)TDDB失效預(yù)警電路設(shè)計.pdf

1、當(dāng)集成電路的特征尺寸發(fā)展到90nm時,MOS器件的柵介質(zhì)層厚度將至2nm以下,僅相當(dāng)于幾個原子的厚度。在電源電壓與柵介質(zhì)層厚度不再等比例減小的情況下,柵介質(zhì)層內(nèi)的電場強度不斷增加,導(dǎo)致的經(jīng)時擊穿(TDDB)問題越來越受到人們的關(guān)注并成為集成電路的主要失效機理之一。
　　目前,電子產(chǎn)品的故障預(yù)測與健康管理(PHM)技術(shù)得到廣泛的認可,無論從成本的節(jié)省,還是避免故障的發(fā)生,都具有較大的優(yōu)勢。電子產(chǎn)品的PHM技術(shù)方法主要有三種:預(yù)兆單元

2、法、失效先兆監(jiān)測指針法和壽命消耗監(jiān)控法。本文基于 PHM技術(shù)的預(yù)兆單元法,設(shè)計了一種監(jiān)測 MOS晶體管經(jīng)時擊穿的失效預(yù)警電路。主要包括互不交疊的時鐘模塊、應(yīng)力電壓產(chǎn)生模塊、降壓模塊和輸出模塊等電路。其中,互不交疊的時鐘模塊為應(yīng)力電壓產(chǎn)生模塊提供兩個不交疊的時鐘信號驅(qū)動;應(yīng)力電壓產(chǎn)生模塊采用了一種新型升壓電荷泵電路,該電荷泵在輕負載時能產(chǎn)生較高的輸出電壓,并且在產(chǎn)生高壓應(yīng)力的同時,避免自身 MOS晶體管的柵介質(zhì)處在應(yīng)力之下,從而提高了可靠

3、性;應(yīng)力電壓產(chǎn)生模塊產(chǎn)生的應(yīng)力電壓經(jīng)降壓模塊分別加載到MOS電容和輸出模塊;MOS電容在應(yīng)力作用下加速失效,從而可預(yù)警發(fā)生的TDDB。
　　基于SMIC0.18 um CMOS工藝,利用Cadence Spectre仿真工具對所設(shè)計的TDDB失效預(yù)警電路進行仿真,結(jié)果表明:當(dāng)失效預(yù)警電路處于應(yīng)力狀態(tài)并未發(fā)生擊穿失效時,輸出高電平;一旦發(fā)生 TDDB失效,輸出低電平,即發(fā)出報警信號,達到了要求設(shè)計目標(biāo)。所設(shè)計的TDDB失效預(yù)警電路具