電子技術(shù)課程設(shè)計---智力競賽搶答器電路設(shè)計

1、<p><b>　　電子技術(shù)課程設(shè)計</b></p><p>　?。ㄗ詣踊?0級） </p><p>　　智力競賽搶答器電路設(shè)計</p><p>　　學(xué)生姓名 </p><p>　　學(xué) 號

2、 </p><p>　　院 系 工學(xué)院電氣與信息工程系 </p><p>　　專 業(yè) 自動化 </p><p>　　指導(dǎo)教師 </p><p>　　填寫日期 2012-06-28 </p

3、><p><b>　　目錄</b></p><p>　　1.設(shè)計任務(wù)與要求3</p><p>　　2.元器件介紹3</p><p>　　2.1主要元器件介紹3</p><p>　　2.2其他元器件介紹8</p><p>　　3.硬件電路各環(huán)節(jié)設(shè)計9</

4、p><p>　　3.1搶答器部分9</p><p>　　3.2計時器部分9</p><p>　　4.整體電路仿真及實物制作12</p><p>　　5.總結(jié)與體會12</p><p><b>　　6.致謝13</b></p><p>　　一、設(shè)計任務(wù)與要求：

5、</p><p>　　任務(wù)：設(shè)計一個8路智力競賽定時搶答器。</p><p><b>　　要求：</b></p><p>　?。保赏瑫r供8名選手或8個代表隊參加比賽，他們的編號分別是I0～I7，各用一個搶答按鈕，按鈕的編號分別與選手的編號相對應(yīng)，分別是S0～S7。</p><p>　?。玻o節(jié)目主持人設(shè)置一個控制開關(guān)S

6、，用來控制系統(tǒng)的清零和搶答的開始。</p><p>　　３．搶答器具有數(shù)據(jù)鎖存和顯示功能，搶答開始以后，若有選手按動搶答按鈕，編號便立即鎖存，并在LED數(shù)碼管上顯示出選手的編號，同時，揚聲器發(fā)出音響提示。此時，輸入回路封鎖，禁止其他選手搶答。優(yōu)先搶答的選手的編號一直保持到主持人將系統(tǒng)清零時為止。</p><p>　?。矗畵尨鹌骶哂卸〞r搶答功能，且一次搶答的時間為20秒，當節(jié)目主持人啟動“開

7、始”鍵后，要求定時器立即進行減法計數(shù)，并用顯示器顯示。</p><p>　?。担畢①愡x手在設(shè)定的時間內(nèi)搶答有效，顯示器上顯示選手的編號和搶答時刻的時間，并保持到主持人將系統(tǒng)清零時為止。</p><p>　　６．如果定時搶答的時間已到，卻沒有選手搶答時，則本次搶答無效，并封鎖輸入電路，禁止選手超時后搶答，時間顯示器上顯示00。</p><p><b>　　二

8、、元器件介紹：</b></p><p>　　2.1主要芯片介紹：</p><p>　?。?）74LS373為三態(tài)輸出的八 D 透明鎖存器，　當三態(tài)允許控制端 OE 為低電平時，Q0～Q7為正常邏輯狀態(tài)，可用來驅(qū)動負載或總線。當 OE 為高電平時，Q0～Q7 呈高阻態(tài)，即不驅(qū)動總線，也不為總線的負載，但鎖存器內(nèi)部的邏輯操作不受影響。</p><p>　　當

9、鎖存允許端 LE 為高電平時，Q 隨數(shù)據(jù) D 而變。當 LE 為低電平時，D 被鎖存在已建立的數(shù)據(jù)電平。當 LE 端施密特觸發(fā)器的輸入滯后作用，使交流和直流噪聲抗擾度被改善 400mV。</p><p><b>　　74LS373</b></p><p>　?。?）74LS148為8線－3線優(yōu)先編碼器，74LS148工作原理如下： 該編碼器有8個信號輸入端，

10、3個二進制碼輸出端。此外，電路還設(shè)置了輸入使能端EI，輸出使能端EO和優(yōu)先編碼工作狀態(tài)標志GS。 當EI=0時，編碼器工作；而當EI=1時，則不論8個輸入端為何種狀態(tài)，3個輸出端均為高電平，且優(yōu)先標志端和輸出使能端均為高電平，編碼器處于非工作狀態(tài)。這種情況被稱為輸入低電平有效，輸出也為低電來有效的情況。當EI為0，且至少有一個輸入端有編碼請求信號（邏輯0）時，優(yōu)先編碼工作狀態(tài)標志GS為0。表明編碼器處于工作狀態(tài)，否則為1。&l

11、t;/p><p>　　由功能表可知，在8個輸入端均無低電平輸入信號和只有輸入0端（優(yōu)先級別最低位）有低電平輸入時，A2A1A0均為111，出現(xiàn)了輸入條件不同而輸出代碼相同的情況，這可由GS的狀態(tài)加以區(qū)別，當GS＝1時，表示8個輸入端均無低電平輸入，此時A2A1A0=111為非編碼輸出；GS＝0時，A2A1A0=111表示響應(yīng)輸入0端為低電平時的輸出代碼（編碼輸出）。EO只有在EI為0，且所有輸入端都為1時，輸出為0，

12、它可與另一片同樣器件的EI連接，以便組成更多輸入端的優(yōu)先編碼器。 從功能表不難看出，輸入優(yōu)先級別的次為7，6，……，0。輸入有效信號為低電平，當某一輸入端有低電平輸入，且比它優(yōu)先級別高的輸入端無低電平輸入時，輸出端才輸出相對應(yīng)的輸入端的代碼。例如5為0。且優(yōu)先級別比它高的輸入6和輸入7均為1時，輸出代碼為010，這就是優(yōu)先編碼器的工作原理</p><p><b>　　74LS148</b

13、></p><p>　?。?）74LS48芯片是一種常用的七段數(shù)碼管譯碼器驅(qū)動器，常用在各種數(shù)字電路和單片機系統(tǒng)的顯示系統(tǒng)中，</p><p><b>　　74LS48</b></p><p>　　(4)共陰極數(shù)碼管引腳圖如下：</p><p>　?。?）74LS192具有下述功能： </p><

14、;p>　?、佼惒角辶悖篊R=1，Q3Q2Q1Q0=0000 </p><p>　?、诋惒街脭?shù)：CR=0，LD=0，Q3Q2Q1Q0=D3D2D1D0</p><p>　?、郾３郑?CR=0，LD=1，CPU=CPD=1,Q3Q2Q1Q0保持原態(tài) </p><p>　?、芗佑嫈?shù)：CR=0, LD=1，CPU=CP，CPD=1，Q3Q2Q1Q0按加法規(guī)律計數(shù) &

15、lt;/p><p>　?、轀p計數(shù)：CR=0, LD=1，CPU=1，CPD= CP，Q3Q2Q1Q0按減法規(guī)律計數(shù)</p><p>　　74LS192是雙時鐘方式的十進制可逆計數(shù)器。 </p><p>　　CPU為加計數(shù)時鐘輸入端，CPD為減計數(shù)時鐘輸入端。</p><p>　　LD為預(yù)置輸入控制端，異步預(yù)置。 </p><p

16、>　　CR為復(fù)位輸入端，高電平有效，異步清除。 </p><p>　　CO為進位輸出：1001狀態(tài)后負脈沖輸出 </p><p>　　BO為借位輸出：0000狀態(tài)后負脈沖輸出。</p><p><b>　　74LS192</b></p><p>　?。?）它的各個引腳功能如下：</p><p&g

17、t;　　1腳：外接電源負端VSS或接地，一般情況下接地。</p><p>　　8腳：外接電源VCC，雙極型時基電路VCC的范圍是4.5 ~ 16V，CMOS型時基電路VCC的范圍為3 ~ 18V。一般用5V。</p><p><b>　　3腳：輸出端Vo</b></p><p><b>　　2腳：低觸發(fā)端</b></

18、p><p><b>　　6腳：TH高觸發(fā)端</b></p><p>　　4腳：是直接清零端。當此端接低電平，則時基電路不工作，此時不論TR、TH處于何電平，時基電路輸出為“0”，該端不用時應(yīng)接高電平。</p><p>　　5腳：VC為控制電壓端。若此端外接電壓，則可改變內(nèi)部兩個比較器的基準電壓，當該端不用時，應(yīng)將該端串入一只0.01μF電容接地，以

19、防引入干擾。</p><p>　　7腳：放電端。該端與放電管集電極相連，用做定時器時電容的放電。</p><p>　　2.2其他元器件介紹：</p><p><b>　　74LS04</b></p><p><b>　　74LS86</b></p><p><b>

20、　　74LS11</b></p><p>　　三、硬件電路各環(huán)節(jié)設(shè)計：</p><p><b>　　3.1搶答電路：</b></p><p>　　該電路完成兩個功能：一是分辨出選手按鍵的先后，并鎖存電平信號，并通過譯碼器顯示電路顯示編號；二是使其他選手的搶答信號處于無效狀態(tài)。該電路主要由八D鎖存器74LS373、優(yōu)先編碼器74LS1

21、48、七段譯碼器74LS48、74LS04和七段數(shù)碼顯示管組成電路圖如下：</p><p><b>　　3.2計時電路：</b></p><p>　　本電路要求具有定時搶答功能，該部分主要由555定時器秒脈沖產(chǎn)生電路、十進制同步加減法計數(shù)器74LS192、74LS48譯碼電路和兩個7段數(shù)碼管組成。電路圖如下：</p><p><b>

22、　　整體電路如下：</b></p><p>　　四、整體電路仿真及實物制作：</p><p><b>　　仿真如下：</b></p><p><b>　　實物圖完成如下：</b></p><p><b>　　五、總結(jié)與體會：</b></p><p

23、>　　將1個星期的綜合課程設(shè)計很快結(jié)束了，其中酸甜苦辣都嘗到了，在這過程中幾乎每晚11點后睡覺，遇到問題及時通過網(wǎng)絡(luò)查找資料，就連晚上睡覺都會時常夢到做設(shè)計。雖然很累，但感覺很充實，很有收獲，尤其是最后看到自己設(shè)計的產(chǎn)品成功運行后那種感覺無法用語言來描敘，感覺所有的付出都得到了回報，是那么的理所當然又是那么的出人意料。</p><p>　　這樣的課程設(shè)計真的很有意義，第一次自己真真切切的動手設(shè)計制作產(chǎn)品，感

24、覺自己學(xué)會了很多，成長了很多，讓我找回了往日奮斗的激情，也許這樣的機會在大學(xué)不會再有了，我會深深的記住這次，記住這次飽含我汗水的綜合課程設(shè)計。這次也發(fā)現(xiàn)了自身很多的不足，許多的基本電路都不是很熟悉，在畫原理圖的時候就不停的找教材、查資料，以后還得多看看教材，牢記一些基本的電路。最后在這里忠心的感謝老師安排了這次綜合課程設(shè)計，感謝各個指導(dǎo)老師的辛勤付出。</p><p><b>　　六、感謝：</b

25、></p><p>　　經(jīng)過自己不斷的搜索努力以及指導(dǎo)老師的耐心指導(dǎo)和熱情幫助，本設(shè)計已經(jīng)基本完成。在這段時間里，各位老師嚴謹?shù)闹螌W(xué)態(tài)度和熱忱的工作作風(fēng)令我十分欽佩，他們的指導(dǎo)使我受益非淺。同時實驗室的開放也為我們的設(shè)計提供了實習(xí)場地。在此對指導(dǎo)老師和實驗室老師表示深深的感謝。</p><p>　　通過這次畢業(yè)設(shè)計，深刻地認識到學(xué)好專業(yè)知識的重要性，也理解了理論聯(lián)系實際的含義，并且檢