版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)
文檔簡介
1、第一章第一章1按規(guī)模劃分,集成電路的發(fā)展已經(jīng)經(jīng)歷了哪幾代?它的發(fā)展遵循了一條業(yè)按規(guī)模劃分,集成電路的發(fā)展已經(jīng)經(jīng)歷了哪幾代?它的發(fā)展遵循了一條業(yè)界著名的定律,請說出是什么定律?界著名的定律,請說出是什么定律?晶體管晶體管分立元件分立元件SSIMSILSIVLSIULSIGSISOCSSIMSILSIVLSIULSIGSISOC。MOEMOE定律定律2什么是無生產(chǎn)線集成電路設(shè)計?列出無生產(chǎn)線集成電路設(shè)計的特點和環(huán)什么是無生產(chǎn)線集成電路設(shè)計?
2、列出無生產(chǎn)線集成電路設(shè)計的特點和環(huán)境。境。擁有設(shè)計人才和技術(shù),但不擁有生產(chǎn)線。特點:電路設(shè)計,工藝制造,封裝擁有設(shè)計人才和技術(shù),但不擁有生產(chǎn)線。特點:電路設(shè)計,工藝制造,封裝分立運行。環(huán)境:分立運行。環(huán)境:ICIC產(chǎn)業(yè)生產(chǎn)能力剩余,人們需要更多的功能芯片設(shè)計產(chǎn)業(yè)生產(chǎn)能力剩余,人們需要更多的功能芯片設(shè)計3多項目晶圓(多項目晶圓(MPWMPW)技術(shù)的特點是什么?對發(fā)展集成電路設(shè)計有什么意義?)技術(shù)的特點是什么?對發(fā)展集成電路設(shè)計有什么意義?
3、MPWMPW:把幾到幾十種工藝上兼容的芯片拼裝到一個宏芯片上,然后以步行的:把幾到幾十種工藝上兼容的芯片拼裝到一個宏芯片上,然后以步行的方式排列到一到多個晶圓上。意義:降低成本。方式排列到一到多個晶圓上。意義:降低成本。4集成電路設(shè)計需要哪四個方面的知識?集成電路設(shè)計需要哪四個方面的知識?系統(tǒng),電路,工具,工藝方面的知識系統(tǒng),電路,工具,工藝方面的知識第二章第二章1為什么硅材料在集成電路技術(shù)中起著舉足輕重的作用為什么硅材料在集成電路技術(shù)
4、中起著舉足輕重的作用原材料來源豐富,技術(shù)成熟,硅基產(chǎn)品價格低廉原材料來源豐富,技術(shù)成熟,硅基產(chǎn)品價格低廉2GaAsGaAs和InPInP材料各有哪些特點材料各有哪些特點P1011P10113怎樣的條件下金屬與半導(dǎo)體形成歐姆接觸?怎樣的條件下金屬與半導(dǎo)體形成怎樣的條件下金屬與半導(dǎo)體形成歐姆接觸?怎樣的條件下金屬與半導(dǎo)體形成肖特基接觸?肖特基接觸?接觸區(qū)半導(dǎo)體重?fù)诫s可實現(xiàn)歐姆接觸,金屬與摻雜半導(dǎo)體接觸形成肖特基接觸接觸區(qū)半導(dǎo)體重?fù)诫s可實現(xiàn)歐
5、姆接觸,金屬與摻雜半導(dǎo)體接觸形成肖特基接觸4說出多晶硅在說出多晶硅在CMOSCMOS工藝中的作用。工藝中的作用。P13P135列出你知道的異質(zhì)半導(dǎo)體材料系統(tǒng)。列出你知道的異質(zhì)半導(dǎo)體材料系統(tǒng)。GaAsAlGaAsGaAsAlGaAsInPInPInGaAsInGaAsSiSiGeSiSiGe6SOISOI材料是怎樣形成的,有什么特點材料是怎樣形成的,有什么特點SOISOI絕緣體上硅,可以通過氧隔離或者晶片粘結(jié)技術(shù)完成。特點:電極與襯絕緣體
6、上硅,可以通過氧隔離或者晶片粘結(jié)技術(shù)完成。特點:電極與襯底之間寄生電容大大減少,器件速度更快,功率更低底之間寄生電容大大減少,器件速度更快,功率更低CMOSCMOS工藝技術(shù)成熟,功耗低。工藝技術(shù)成熟,功耗低。GaAsGaAs工藝技術(shù)不成熟,工作頻率高。工藝技術(shù)不成熟,工作頻率高。3.3.什么是什么是MOSMOS工藝的特征尺寸?工藝的特征尺寸?工藝可以實現(xiàn)的平面結(jié)構(gòu)的最小寬度,通常指最小柵長。工藝可以實現(xiàn)的平面結(jié)構(gòu)的最小寬度,通常指最小柵
7、長。4.4.為什么硅柵工藝取代鋁柵工藝成為為什么硅柵工藝取代鋁柵工藝成為CMOSCMOS工藝的主流技術(shù)?工藝的主流技術(shù)?鋁柵工藝缺點是,制造源漏極與制造柵極需要兩次掩膜步驟(鋁柵工藝缺點是,制造源漏極與制造柵極需要兩次掩膜步驟(MASKMASKSTEPSTEP),不容易對齊。硅柵工藝的優(yōu)點是:自對準(zhǔn)的,它無需重疊設(shè)計,減小了電不容易對齊。硅柵工藝的優(yōu)點是:自對準(zhǔn)的,它無需重疊設(shè)計,減小了電容,提高了速度,增加了電路的穩(wěn)定性。容,提高了速
8、度,增加了電路的穩(wěn)定性。5.5.為什么在柵長相同的情況下為什么在柵長相同的情況下NMOSNMOS管速度要高于管速度要高于PMOSPMOS管?管?因為電子的遷移率大于空穴的遷移率因為電子的遷移率大于空穴的遷移率6簡述簡述CMOSCMOS工藝的基本工藝流程。工藝的基本工藝流程。P.52P.527常規(guī)常規(guī)NWellNWellCMOSCMOS工藝需要哪幾層掩膜?每層掩膜分別有什么作用?工藝需要哪幾層掩膜?每層掩膜分別有什么作用?P50P50表4
9、.34.3第五章第五章1說出說出MOSFETMOSFET的基本結(jié)構(gòu)。的基本結(jié)構(gòu)。MOSFETMOSFET由兩個由兩個PNPN結(jié)和一個結(jié)和一個MOSMOS電容組成。電容組成。2寫出寫出MOSFETMOSFET的基本電流方程。的基本電流方程。])[(221DSDSTGSlwtVVVVoxOX?????3MOSFETMOSFET的飽和電流取決于哪些參數(shù)?的飽和電流取決于哪些參數(shù)?飽和電流取決于柵極寬度飽和電流取決于柵極寬度W,柵極長度,柵極長
10、度L,柵,柵源之間壓降源之間壓降,閾值電壓,閾值電壓GSVTV,氧化層厚度,氧化層厚度,氧化層介電常數(shù),氧化層介電常數(shù)OXtOX?4為什么說為什么說MOSFETMOSFET是平方率器件?是平方率器件?因為因為MOSFETMOSFET的飽和電流具有平方特性的飽和電流具有平方特性5什么是什么是MOSFETMOSFET的閾值電壓?它受哪些因素影響?的閾值電壓?它受哪些因素影響?閾值電壓就是將柵極下面的閾值電壓就是將柵極下面的SiSi表面從表面
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 浙大版集成電路課后答案
- 《集成電路設(shè)計原理》試卷及答案解讀
- 集成電路設(shè)計企業(yè)認(rèn)定證書
- 深圳集成電路設(shè)計服務(wù)協(xié)議
- 紅外收發(fā)集成電路設(shè)計.pdf
- 數(shù)字集成電路設(shè)計與分析
- 數(shù)字集成電路設(shè)計與實現(xiàn)
- 《專用集成電路設(shè)計基礎(chǔ)》
- 異步集成電路設(shè)計技術(shù)及單元電路設(shè)計研究.pdf
- WCDMA射頻前端集成電路設(shè)計.pdf
- 異步集成電路設(shè)計方法研究.pdf
- CMOS模擬IP集成電路設(shè)計.pdf
- 白光LED驅(qū)動集成電路設(shè)計.pdf
- FTTH光模塊集成電路設(shè)計與驗證.pdf
- 關(guān)于制定中關(guān)村集成電路設(shè)計企業(yè)
- 達林頓驅(qū)動陣列集成電路設(shè)計.pdf
- 模擬延時單元集成電路設(shè)計.pdf
- 廣東軟件和集成電路設(shè)計產(chǎn)業(yè)
- 或記暫記集成電路設(shè)計.pdf
- 廈門集成電路設(shè)計流片補貼項目
評論
0/150
提交評論