基于縮短極化碼的MLC Nand Flash差錯(cuò)控制技術(shù)研究.pdf

1、隨著信息科技的高速發(fā)展，存儲(chǔ)技術(shù)扮演著越來(lái)越重要的角色。Flash應(yīng)用非易失存儲(chǔ)技術(shù)，使存儲(chǔ)更可靠，并且其具有低能耗、抗震動(dòng)、高性能、低成本等優(yōu)點(diǎn)，因此被廣泛應(yīng)用于數(shù)碼產(chǎn)品中。
　　然而，隨著工藝的升級(jí)，單層單元存儲(chǔ)(Single Level Cell, SLC)技術(shù)已逐漸發(fā)展到存儲(chǔ)密度更大的多層單元存儲(chǔ)(Multi Level Cell, MLC)技術(shù)和三層單元存儲(chǔ)(Trinary Level Cell, TLC)技術(shù)。Nand

2、 Flash的存儲(chǔ)密度逐漸增大，存儲(chǔ)過(guò)程中數(shù)據(jù)的出錯(cuò)概率變大，因此Nand Flash對(duì)差錯(cuò)控制(Error Checking and Correcting, ECC)技術(shù)提出了更高的要求。傳統(tǒng)的ECC方案通常應(yīng)用BCH碼，低密度奇偶校驗(yàn)(Low Density Parity Check, LDPC)碼或兩者的組合作為糾錯(cuò)碼，然而這些糾錯(cuò)碼要么糾錯(cuò)能力受限，要么具有長(zhǎng)譯碼延遲，使得其無(wú)法滿足Nand Flash的差錯(cuò)控制需求。因此尋找新

3、的差錯(cuò)控制技術(shù)成為Nand Flash的重中之重。極化碼是編碼理論上的重大突破，可以實(shí)現(xiàn)任意二進(jìn)制輸入離散無(wú)記憶信道的信道容量，且具有編碼速率靈活和編譯碼復(fù)雜度低等優(yōu)勢(shì)，它可以應(yīng)用于未來(lái)的Nand Flash差錯(cuò)控制領(lǐng)域。
　　極化碼的標(biāo)準(zhǔn)碼長(zhǎng)決定其不能直接適用于任意頁(yè)容量的Flash，為了使極化碼適用于任意頁(yè)容量的Flash，需要設(shè)計(jì)一種長(zhǎng)度兼容的極化碼編譯碼方案。本文重點(diǎn)研究長(zhǎng)度兼容的縮短極化碼編譯碼方案，并提出優(yōu)化縮短極化碼

4、的構(gòu)造方案，繼而采用刪減圖樣構(gòu)造出一系列適用MLC Nand Flash糾錯(cuò)的高碼率縮短極化碼碼字。其中，優(yōu)化縮短碼方案首先通過(guò)比特翻轉(zhuǎn)重排序的方式得到基本刪減圖樣，進(jìn)而選擇具有更低信道容量的凍結(jié)比特組成優(yōu)化刪減圖樣，使得到的刪減比特全為凍結(jié)比特，可以顯著提高碼字的糾錯(cuò)性能。接著本文研究減少極化碼譯碼時(shí)延的方法。提出的時(shí)延減少方案采用遞歸信道合并的方法，來(lái)構(gòu)造多位比特同時(shí)譯碼的并行譯碼信道，從而有效的減少了極化碼譯碼時(shí)延。且極化碼時(shí)延減