低關(guān)態(tài)電流的InN-SiGe-Si隧穿場(chǎng)效應(yīng)晶體管的研究.pdf

1、在摩爾定律的指導(dǎo)下，微處理器的集成度不斷提高，推動(dòng)了邏輯開關(guān)器件的發(fā)展。而在邏輯開關(guān)器件中，隧穿場(chǎng)效應(yīng)晶體管（TFET）突破了金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管（MOSFET）的亞閾值擺幅的理論極限，可以有效實(shí)現(xiàn)器件開啟和關(guān)斷，已逐步成為該領(lǐng)域中研究的熱點(diǎn)。在工作原理中，TFET器件以量子力學(xué)為依據(jù)，利用載流子的帶帶隧穿實(shí)現(xiàn)器件工作，不同于MOSFET器件的工作方式，有效避免了小尺寸MOSFET器件所有的短溝道效應(yīng)。隨著芯片集成度的不斷提

2、高，針對(duì)TFET器件的電學(xué)要求也越來越高，如需要更高的開態(tài)電流和更低的關(guān)態(tài)電流。有部分研究人員為了提升TFET器件的電學(xué)性能，利用窄禁帶材料設(shè)計(jì)TFET器件，減小載流子隧穿時(shí)的帶寬，顯著提高了器件的開態(tài)電流。但這樣的TFET器件將擁有較大的關(guān)態(tài)電流，導(dǎo)致器件無法有效關(guān)斷，以至于影響電路的正常工作。為此，我們提出了同時(shí)利用硅基材料和窄禁帶InN材料來構(gòu)造TFET器件，利用InN的壓電效應(yīng)增加隧穿處的電場(chǎng)，提升器件的開態(tài)電流；利用Si/In

3、N的有效勢(shì)壘抑制關(guān)態(tài)時(shí)載流子的漂移擴(kuò)散，降低器件的關(guān)態(tài)電流。
　　本研究主要內(nèi)容包括：⑴考慮硅基TFET器件隧穿結(jié)處的禁帶寬度較大，在源區(qū)引入鍺硅材料，實(shí)現(xiàn)對(duì)隧穿處禁帶寬度的調(diào)整，提升載流子隧穿電流并保持較低的關(guān)態(tài)電流。⑵通過在硅基TFET器件表面淀積不同介電常數(shù)的薄膜，觀察器件開啟時(shí)隧穿電場(chǎng)的變化。分析介電常數(shù)對(duì)TFET器件電場(chǎng)、電流的影響。⑶在硅基TFET器件中引入InN材料。由于InN屬于III-V族氮化物，具有較小的禁帶帶

4、寬，有利于載流子隧穿。此外，InN材料具有壓電極化效應(yīng)，可以產(chǎn)生極化電場(chǎng)和極化電荷。在硅基TFET器件引入InN材料，形成InN/Si異質(zhì)結(jié),利用 InN的極化電場(chǎng)增強(qiáng)開態(tài)電流，并利用異質(zhì)結(jié)的勢(shì)壘抑制器件的關(guān)態(tài)電流，由此提出一個(gè)低關(guān)態(tài)電流InN/Si異質(zhì)結(jié)TFET器件。⑷針對(duì)上述幾種對(duì)TFET器件的設(shè)計(jì)方式，利用TCAD中的Sentaurus仿真工具，設(shè)計(jì)器件物理結(jié)構(gòu)，實(shí)施具體物理模型下的電學(xué)仿真，并對(duì)仿真得出器件結(jié)構(gòu)、開態(tài)電流、關(guān)態(tài)電