基于標準CMOS工藝的純邏輯非揮發(fā)性存儲器關鍵技術研究.pdf

1、在電子產(chǎn)品中、SOC(System On Chip,片上系統(tǒng))或者ASIC設計中,經(jīng)常需要小容量(幾十比特數(shù)到幾K比特數(shù))的NVM(Non-Volatile Memory,非揮發(fā)性存儲器),但是傳統(tǒng)的NVM由于需要多層多晶硅來形成浮柵器件,其制造生產(chǎn)相對于標準CMOS工藝來說,需要額外的光罩和工藝步驟,不但工藝復雜而且生產(chǎn)成本高,不利于系統(tǒng)集成;并且擦寫時因為需要15V左右的高壓,從而導致功耗較高,在低功耗、低成本的應用場合(如RFID

2、)并不適用。本文主要研究基于標準CMOS工藝的純邏輯非揮發(fā)性存儲器。
　　本文針對UHF RFID應用,創(chuàng)新性地采用標準CMOS工藝設計出純邏輯非揮發(fā)性存儲器,也稱為MTP(本文把研究對象稱為MTP);并提出相應的存儲陣列。本文采用兩個柵極對接的MOS電容來模擬浮柵結構,存儲信息。兩個對接的MOS電容柵極面積一大一小,柵極面積大的就相當于控制柵電容(類似于Flash和EEPROM的控制柵),控制柵電容可以用來控制浮柵中的電壓大小,

3、以便形成產(chǎn)生FN遂穿效應所需的電場;浮柵中電荷的俘獲和移除通過遂穿效應來完成。
　　另外,本文還創(chuàng)新性地采用新型的電荷泵系統(tǒng),引進快慢時鐘的方法分兩步爬坡的形式來完成高壓的抬升,拉長整體升壓時間,降低編程功耗;此外,為了減少功耗,采用電容分壓的形式來檢測電壓;采用全PMOS設計出新型的倍壓器,降低了傳輸過程中的電荷損失,采用四相位時鐘進行邏輯控制來防止PMOS管反向漏電,使得倍壓器在低至1V的情況下效率仍達到60％以上,使得MTP