高k柵介質(zhì)Ge MOS器件界面鈍化層材料及工藝優(yōu)化研究.pdf

1、傳統(tǒng)Si基CMOS器件經(jīng)過幾十年的持續(xù)發(fā)展和進(jìn)步已日益接近其物理極限，很難滿足小尺寸和低功耗的進(jìn)一步需求。Ge是目前已知空穴遷移率最高的半導(dǎo)體材料，在制備PMOSFET方面顯示出極大優(yōu)勢(shì)。高k柵介質(zhì)的應(yīng)用使Ge溝道材料成為最有前景的替代方案之一。然而，高k柵介質(zhì)與Ge溝道之間易形成退化器件性能的GeOx(x<2)，成為阻礙Ge MOSFET發(fā)展的關(guān)鍵問題。因此本文圍繞界面鈍化層材料及工藝優(yōu)化兩個(gè)方面對(duì)高k柵介質(zhì)/Ge MOS器件界面特性

2、和電學(xué)性能的改善進(jìn)行研究。
　　首先，制備了HfTiON作高k柵介質(zhì)和TaON作界面鈍化層的Ge MOS器件，對(duì)其制備工藝進(jìn)行研究。分別研究了400°C、500°C、600°C三種不同溫度下熱退火處理以及N H3、N2兩種不同氣氛下等離子體處理對(duì)器件界面特性和電學(xué)性能的影響，確定出合適的熱退火處理溫度和等離子體處理氣氛。結(jié)果表明，500°C下熱退火處理并對(duì)TaON界面層進(jìn)行NH3等離子體處理的樣品具有更小的界面態(tài)密度(Dit=9.

3、54×1011eV-1cm-2)和柵極漏電流密度(Jg=9.49×10-5A/cm2@Vg=1V)。
　　在上述研究基礎(chǔ)上，對(duì)HfTiON/TaON/Ge堆棧結(jié)構(gòu)的三個(gè)不同界面，即Ge表面、TaON表面、HfTiON表面，分別進(jìn)行NH3等離子體處理，對(duì)比分析了不同界面NH3等離子體處理對(duì)器件界面特性和電學(xué)性能的影響。結(jié)果表明，對(duì)Ge表面進(jìn)行N H3等離子體處理能獲得更好的界面特性以及電學(xué)性能：界面態(tài)密度Dit=4.79×1011e

4、V-1cm-2，柵極漏電流密度Jg=3.43×10-5A/cm2@Vg=1V，器件性能得以提升。
　　為進(jìn)一步減小柵極漏電流密度，提升器件可靠性，采用Y摻雜的TaON作為界面鈍化層制備了Ge MOS器件，研究Y摻雜對(duì)器件界面特性和電學(xué)性能的影響，并對(duì)摻Y(jié)含量進(jìn)行優(yōu)化設(shè)計(jì)。結(jié)果表明，TaON中摻入適量Y元素可有效改善Ge MOS器件的界面質(zhì)量和電學(xué)性能；Y/(Y+Ta)的原子含量百分比為24.6％的樣品獲得了最佳的界面特性和電學(xué)性能