

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、隨著Si CMOS工藝的發(fā)展,MOS器件已進(jìn)入納米尺寸,并逐漸接近其物理極限。必須采用新型襯底材料和新型結(jié)構(gòu)來解決進(jìn)一步縮小Si基MOS器件物理尺寸所面的臨巨大挑戰(zhàn),同時還必須需滿足CMOS集成電路低功耗高性能的要求,因此具有高遷移率和低襯低電容的GeOI MOSFET成為當(dāng)前研究的熱點(diǎn)。本文在理論研究方面,通過采用器件和工藝模擬軟件對GeOI MOSFET的電特性進(jìn)行模擬,進(jìn)而優(yōu)化其結(jié)構(gòu);在實(shí)驗(yàn)研究方面,主要通過對高k柵介質(zhì)Ge MO
2、S電容界面進(jìn)行鈍化來改善其界面特性。
理論方面開展的工作包括:采用Silvaco TCAD建立模型對小尺寸高k柵GeOI MOSFETs的電特性進(jìn)行模擬,并優(yōu)化其結(jié)構(gòu)。通過對器件的短溝道效應(yīng)(SCE)、漏致勢壘降低(DIBL)效應(yīng)、開態(tài)電流(Ion)和斷態(tài)電流(Ioff)的模擬和分析來優(yōu)化溝道長度、溝道膜厚以及溝道摻雜濃度、柵極介電常數(shù)和柵氧化層厚度等物理參數(shù)。研究結(jié)果表明溝道膜厚和溝道長度應(yīng)分別取值于4-7nm和35-50n
3、m之間,溝道摻雜濃度取值應(yīng)在(5-11)×1017cm-3之間,而介電常數(shù)和EOT取值分別在15-35和0.8-1.0nm之間較為合適。
實(shí)驗(yàn)方面開展的工作包括:
1)制備了以HfTiON作為高k柵材料,TaYON、TaSiON、TaAlON、TaON分別作為鈍化層的Ge MOS電容器件,并研究了有無鈍化層以及不同鈍化層對高k柵介質(zhì)與Ge襯低形成的MOS電容的界面和電學(xué)特性的影響。實(shí)驗(yàn)結(jié)果表明淀積k柵材料之前,在Ge
4、襯底淀積一層鈍化層可以有效改善器件的界面及電性能,且相對于TaSiON、TaAlON和TaON分別作為鈍化層,TaYON作為鈍化層可獲得較低的界面態(tài)和柵極泄漏電流,能有效的改善Ge MOS的界面特性;
2)制備了以TaYON作為鈍化層,HfTiON作為高k柵材料的Ge MOS電容器件,并研究了 NH3和N2等離子體處理對界面特性的影響。實(shí)驗(yàn)結(jié)果表明N2和NH3等離子體處理可以有效改善器件的界面及電性能,且相對于N2,NH3等離
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 高k柵介質(zhì)Ge-MOS器件電特性模擬及制備工藝研究.pdf
- 高k柵介質(zhì)SiGe MOS器件電特性研究.pdf
- GeOI MOSFET電特性模擬和Ge-高k柵介質(zhì)界面特性研究.pdf
- 高k柵介質(zhì)MOS器件的特性模擬與實(shí)驗(yàn)研究.pdf
- 高K柵介質(zhì)Ge MOS電容特性與制備研究.pdf
- 高k柵介質(zhì)GaAs MOS器件閾值電壓模型及界面特性研究.pdf
- 高_(dá)柵介質(zhì)Ge基MOS器件模型及制備工藝研究.pdf
- 高k柵介質(zhì)Ge MOS器件界面鈍化層材料及工藝優(yōu)化研究.pdf
- 小尺寸高k柵介質(zhì)MOS器件柵極漏電特性研究.pdf
- 堆棧高k柵介質(zhì)(In)GaAs MOS器件電子遷移率模型及界面特性研究.pdf
- 高k柵介質(zhì)(In)GaAsMOS器件界面特性及結(jié)構(gòu)仿真研究.pdf
- 高κ柵介質(zhì)MOS器件電學(xué)特性的研究.pdf
- 高k柵介質(zhì)AIGaN-GaN MOS-HEMT器件特性研究.pdf
- La-基高k柵介質(zhì)Ge MOS器件制備及柵極直接隧穿電流模型.pdf
- 基于LaON界面鈍化層的Ge MOS器件界面及電特性研究.pdf
- 高k柵介質(zhì)Ge MOS界面層材料、結(jié)構(gòu)及鈍化工藝研究.pdf
- 高k柵介質(zhì)GaAsMOS器件界面特性及氧化物陷阱電容效應(yīng)研究.pdf
- 高κ柵介質(zhì)Ge MOS器件遷移率模型及制備工藝研究.pdf
- Hf基高k棚介質(zhì)的界面調(diào)控及MOS器件性能優(yōu)化.pdf
- 高k柵介質(zhì)MOS器件模型和制備工藝研究.pdf
評論
0/150
提交評論