高k柵介質(zhì)(In)GaAsMOS器件界面特性及結(jié)構(gòu)仿真研究.pdf

1、隨著器件特征尺寸縮小到22nm及以下，傳統(tǒng)的SiO2/Si系統(tǒng)已經(jīng)不能滿足高速度、高性能的CMOS集成電路的需要。Ⅲ-Ⅴ族半導(dǎo)體材料具有較高的電子遷移率和較低的功耗，吸引了越來越多研究者的注意。然而，Ⅲ-Ⅴ族半導(dǎo)體材料的本征氧化物，例如Ga2O3和As2O3，會使界面質(zhì)量變差并且造成費(fèi)米能級釘扎。為了解決這一問題，GaAs MOS器件表面經(jīng)過預(yù)處理和淀積界面層的方式來提高器件的電特性和界面質(zhì)量。對于 InGaAs MOSFETs器件，不

2、同的結(jié)構(gòu)對其電學(xué)性能影響較大。通過Silvaco TCAD軟件模擬MOSFETs器件的工藝結(jié)構(gòu)并仿真，可以得到最優(yōu)的器件結(jié)構(gòu)和參數(shù)。本論文即圍繞上述內(nèi)容開展研究工作。
　　實驗方面，研究了表面預(yù)處理對GaAs MOS器件電特性的影響。在相同的淀積后退火溫度下，GaAs襯底表面分別經(jīng)過N2等離子體、NH3等離子體、SiNx薄膜淀積的方式進(jìn)行表面預(yù)處理。研究結(jié)果表明經(jīng)過等離子體表面預(yù)處理后，GaAs MOS器件的電特性得到明顯改善。其

3、中SiNx薄膜作為界面層制備出的樣品在600℃退火下電特性和界面質(zhì)量最好。為了進(jìn)一步研究不同界面層對GaAs MOS器件電特性和界面質(zhì)量的影響。制備了HfTiO/Al2O3和HfTiO/ZnO疊層高k柵介質(zhì)GaAs MOS器件。實驗結(jié)果顯示，Al2O3和ZnO作為界面層均能夠有效的抑制低k界面層的生長。XPS分析表明ZnO不能有效的阻止As的擴(kuò)散并且HfTiO/ZnO樣品的界面層中As-O鍵大量存在。而具有Al2O3界面層的樣品中Ga-