4H-SiC-SiO2界面特性與氧化工藝研究.pdf

1、4H-SiC MOSFET具有開關頻率高、功率密度大、耐高溫、抗輻照等優(yōu)點，在軍用和民用領域前景廣闊。但由于4H-SiC/SiO2界面態(tài)密度高，導致溝道遷移率降低，閾值電壓不穩(wěn)定，嚴重阻礙了4H-SiC MOSFET的發(fā)展。
　　在根據(jù)所承擔的項目任務完成了1200V4H-SiC VDMOSFET元胞結構的設計任務的基礎上，重點針對目前4H-SiC MOS器件開發(fā)中存在的溝道遷移率低的問題，研究了SiC/SiO2界面態(tài)的成因，建立

2、了連續(xù)界面態(tài)模型，使用Silvaco軟件模擬了SiC/SiO2界面態(tài)對所設計的4H-SiC VDMOSFET電學參數(shù)的影響，進行了旨在降低SiC/SiO2界面中C含量和界面態(tài)密度的兩步氧化工藝的探索，采用橢偏儀、XPS、C-V特性測試儀等設備測試分析了實驗結果，初步得到了以下主要結論：
　　1.Silvaco軟件仿真結果表明：界面態(tài)密度嚴重影響閾值電壓的穩(wěn)定性并導致遷移率、跨導、漏極電流密度顯著下降；相比沒有陷阱密度時的情況，當總

3、界而態(tài)密度為1012cm-2eV-1數(shù)量級時，閾值電壓的漂移量為0.93 V，遷移率下降近80％，跨導下降近50％，漏極電流密度下降1個數(shù)量級;當界面態(tài)密度下降至1010 cm-22eV-1數(shù)量級時，遷移率、跨導下降10％，閩值電壓漂移現(xiàn)象消失，從而為氧化層制備工藝提供了參考依據(jù)。
　　2.XPS分析結果表明1200℃氧化制備的薄氧化層的厚度為14.878nm時，經800℃退火后，氧化層中的C含量可降低至8％以下，與文獻中報道的實