滿足面積約束的低功耗掃描設(shè)計技術(shù)研究.pdf

1、隨著工藝技術(shù)突飛猛進的發(fā)展，集成電路的復(fù)雜度急劇地增加，給集成電路測試帶來了巨大的挑戰(zhàn)?？蓽y試性設(shè)計技術(shù)能夠降低集成電路的測試成本，已經(jīng)在集成電路設(shè)計中被廣泛采用。掃描設(shè)計作為一種高效的可測試性設(shè)計技術(shù)，已經(jīng)得到了最廣泛的應(yīng)用。然而，研究表明，掃描設(shè)計在測試過程中，將會產(chǎn)生大量的跳變，這些跳變可能導(dǎo)致待測電路很高的測試功耗開銷。在測試應(yīng)用中，這些過高的測試功耗開銷可能導(dǎo)致電路內(nèi)部的損壞，產(chǎn)品成本的增加，系統(tǒng)可靠性和產(chǎn)品良率的降低。測試功

2、耗已經(jīng)成為了在可測試性設(shè)計技術(shù)領(lǐng)域中關(guān)注的焦點。在集成電路設(shè)計過程中，如何降低掃描設(shè)計引起的測試功耗開銷成為了一個研究熱點。
　　研究表明，測試功耗開銷主要來源于測試數(shù)據(jù)移位引起的跳變。因此減少跳變數(shù)在優(yōu)化測試功耗方面發(fā)揮重要作用。在測試應(yīng)用中，掃描鏈修改是一種有效減少跳變數(shù)的方法。本研究提出了一種改進的基于在掃描鏈中插入額外邏輯門降低測試功耗的優(yōu)化方法。它是根據(jù)一個精確的評判標準，探索了在掃描鏈中合適的地方插入各種的線性函數(shù)，從

3、而減少掃描鏈中測試數(shù)據(jù)移位引起的跳變數(shù)。其中，各種線性函數(shù)由異或門和反相器組成。通過評估和比較各種線性函數(shù)插入兩個掃描單元間所引起的代價，選擇對測試功耗優(yōu)化最有利的線性函數(shù)。實驗結(jié)果表明，在增加2％面積開銷的情況下，該方法引起的跳變數(shù)與原始掃描鏈的跳變數(shù)相比平均減少10.93%。在低面積開銷的情況下，該方法與其他基于插入額外邏輯門的優(yōu)化方法相比更具有優(yōu)勢。
　　然而，基于插入額外邏輯門的掃描鏈修改方法引入相當大的面積開銷。基于插入

4、阻隔邏輯的掃描鏈修改方法能夠更好地均衡測試功耗與面積開銷。盡管引入了一定的硬件開銷，但是該阻隔邏輯能夠完全地阻止測試數(shù)據(jù)移位時引起的跳變進入待測電路中。因此，如何在低面積開銷下應(yīng)用阻隔邏輯是一個值得研究的方向。本研究提出了一種基于傳輸門實現(xiàn)的阻隔邏輯的測試功耗優(yōu)化方法。當然，為了減少由阻隔邏輯引起的面積開銷，僅選擇一部分掃描單元的輸出端插入阻隔邏輯。而對于其他的掃描單元，采用不引入面積開銷的兩種互補連接方式，進一步減少跳變數(shù)。通過結(jié)合這

5、兩種優(yōu)化方法，能使在測試應(yīng)用中掃描設(shè)計在滿足面積約束的條件下引起的跳變數(shù)減少。實驗結(jié)果表明，該方法在面積約束為2%的條件下引起的跳變數(shù)比原始掃描鏈的跳變數(shù)平均減少41.80%。該方法優(yōu)化效果優(yōu)于其他同類基于阻隔邏輯優(yōu)化測試功耗的方法。
　　總的來說，本研究提出了兩種基于掃描鏈修改的測試功耗優(yōu)化方法，這些方法不僅成功地克服現(xiàn)有方法存在的一些不足之處，而且在引入可接受的面積開銷情況下實現(xiàn)更好的測試功耗優(yōu)化效果。值得注意的是，提出的方法