基于邊界掃描的低功耗測試結(jié)構(gòu)設(shè)計方法研究.pdf

1、邊界掃描技術(shù)的提出給集成電路的測試帶來極大方便,但由于邊界掃描測試矢量具有串行移位特點,且集成電路隨著半導(dǎo)體技術(shù)的發(fā)展變得越來越復(fù)雜,導(dǎo)致測試功耗迅速提高,從而對芯片造成一定甚至不可挽回的影響。本文以邊界掃描測試結(jié)構(gòu)為研究對象,主要對掃描鏈及邊界掃描測試矢量進(jìn)行優(yōu)化,以降低邊界掃描測試功耗。
　　通過深入研究邊界掃描IEEE1149.1標(biāo)準(zhǔn)及其原理,建模分析功耗來源,得出低功耗模型,以此對現(xiàn)有測試結(jié)構(gòu)進(jìn)行優(yōu)化和改進(jìn)。本文對邊界掃描

2、鏈的優(yōu)化主要包括:邊界掃描子鏈測試結(jié)構(gòu)的提出,并且設(shè)計相關(guān)的優(yōu)化配置模塊;對邊界掃描標(biāo)準(zhǔn)單鏈重新劃分,構(gòu)成新的測試結(jié)構(gòu),減少邊界掃描測試移位過程中的位通過率;提出邊界掃描子鏈配置原則,把標(biāo)準(zhǔn)掃描鏈中的邊界掃描器件分配到各邊界掃描測試子鏈中。對邊界掃描測試矢量的優(yōu)化主要包括:對測試矢量進(jìn)行預(yù)處理,填充其中的無關(guān)位,減少邊界掃描測試移位過程中的位翻轉(zhuǎn)率;根據(jù)邊界掃描子鏈測試結(jié)構(gòu)對邊界掃描測試矢量重新配置,通過優(yōu)化配置模塊分配到不同的掃描子鏈

3、。
　　通過軟件平臺仿真驗證本設(shè)計結(jié)構(gòu),得出優(yōu)化結(jié)果,并與邊界掃描標(biāo)準(zhǔn)測試結(jié)構(gòu)以及同類參考文獻(xiàn)的測試結(jié)構(gòu)進(jìn)行對比分析。驗證結(jié)果表明:本文提出的邊界掃描子鏈測試結(jié)構(gòu)有效的減少了位通過率 RBP(Rate of Bite Propagation)和位翻轉(zhuǎn)率RBO(Rate of Bite Overturn),從而有效的降低了邊界掃描測試的動態(tài)功耗和總功耗。本文所做工作具有一定的創(chuàng)新性和實用性,對對邊界掃描測試的發(fā)展也有積極的推動意義。