基于ScratchPad Memory的低功耗技術研究.pdf

1、隨著半導體制造工藝和大規(guī)模集成電路設計能力的發(fā)展，嵌入式設備體積越來越小，功能卻越來越強大，由此導致系統(tǒng)能耗問題日益突出。研究表明，存儲子系統(tǒng)的能耗是整個片上系統(tǒng)能耗的重要來源，降低存儲子系統(tǒng)的能耗可以有效降低整個片上系統(tǒng)的能耗。作為一個片上SRAM，Scratch-Pad Memory(SPM)因其體積小、功耗低、訪問快速、有實時性保證及片內(nèi)外統(tǒng)一編址等優(yōu)勢有逐漸代替Cache的趨勢。本文圍繞這一主題，重點研究了如何利用SPM進行嵌入

2、式系統(tǒng)能耗優(yōu)化，降低因存儲訪問帶來的能耗，提出了能降低存儲子系統(tǒng)功耗的編譯期SPM動態(tài)管理策略，并討論了SPM布局優(yōu)化對系統(tǒng)功耗的影響。
　　 針對現(xiàn)有SPM動態(tài)管理策略僅僅單獨考慮程序指令或數(shù)據(jù)變量作為置入SPM的候選對象這一情況，提出了一種基于時間戳的SPM動態(tài)管理算法。通過分析應用程序的動態(tài)調(diào)用情況，建立基于程序調(diào)用關系和時間戳的擴展控制流圖，綜合考慮全局變量、堆棧變量、數(shù)據(jù)、程序代碼對系統(tǒng)能耗的影響，在每個程序點選擇合適

3、的程序元素置入SPM以降低存儲子系統(tǒng)的能耗。針對現(xiàn)有SPM低功耗管理策略研究重點在于如何最大化地重復訪問SPM中的內(nèi)容，而未考慮SPM中不同的地址訪問序列對功耗的影響，提出了一種基于電路活躍度的SPM布局優(yōu)化策略。該優(yōu)化策略在基本SPM管理策略的基礎上，通過重新組織指令與數(shù)據(jù)在SPM中的布局，降低訪問SPM中這些存儲對象時地址線上的電路活躍度，從而降低功耗。
　　 仿真實驗結果表明，同已有的SPM靜態(tài)管理策略相比，在SPM容量相