集成電路低功耗測(cè)試方法研究.pdf

1、電子科技大學(xué)碩士學(xué)位論文集成電路低功耗測(cè)試方法研究姓名：陳治國(guó)申請(qǐng)學(xué)位級(jí)別：碩士專業(yè)：檢測(cè)技術(shù)與自動(dòng)化裝置指導(dǎo)教師：謝文楷20030101熊成電路低功耗測(cè)斌方靛研究；摘要摘要燧著工芝豹發(fā)鏷灝集成電路娥模豹擴(kuò)丈，功耗已殘為煞戲電路設(shè)詩(shī)中釣～個(gè)十分關(guān)蕤熬鶿題，攙繞黲低礁耗設(shè)詩(shī)主裝圍繞歪嚳王俘獲態(tài)簿凄態(tài)功耗麴毽詩(shī)秘毯建震開。濺試技術(shù)是Ic設(shè)計(jì)的重要環(huán)節(jié)，麗在測(cè)試期間，電路有較移的跳變從而產(chǎn)生疑多的功耗，進(jìn)耐會(huì)影響被測(cè)器件的可靠饋和產(chǎn)晶的成品率

2、，低功耗測(cè)試l|益成為研究的熱點(diǎn)。本文主瑟磅究測(cè)試功耗瓣謬氈和優(yōu)化以及與之相必魏閹題。針對(duì)上述閽遂，本文主要開鼴了班下三方掰靜工俸：1波形模擬和故障模擬?；诓紶栠^(guò)稷的組合波形橫擬器不儀能用于邏輯功能的模季斂，麗且麓反殃瞻路定豺信息漿波形模掇，英具有精度巍、快這、門級(jí)、數(shù)量純豹優(yōu)點(diǎn)e鍪于該波澎模羧器，使矮靛穗為UMCF豹中嗣迄爨舔式，本文避一步建立了轂艨模擬囂，使質(zhì)實(shí)驥的并行故轉(zhuǎn)模擬器具有逋艘抉，代碼量少簿特點(diǎn)。2，掃描鏈功耗估計(jì)與優(yōu)化

3、。針對(duì)廣泛使用的掃描測(cè)試技術(shù)，提出了～種基于概率分輯黥掃接鏈秘態(tài)功栽溪型。該模燮胃瘸于溺試臻耗懿鑲速績(jī)?cè)姡杀芤徊秸鹩铚y(cè)試功耗優(yōu)化。稿描測(cè)試期闖功耗主黌來(lái)自測(cè)試良凝移入、移嬲掃描鏈時(shí)寫l越盼功耗及強(qiáng)鍛描測(cè)試期間的組合電路部分消糕的功耗。本文利用概率統(tǒng)計(jì)的方法對(duì)掃描測(cè)試功耗建橫進(jìn)考亍溺試功耗估詩(shī)，并與摶統(tǒng)鷯摸按方法進(jìn)行了曉較，在不簿低精確凄黲憾援下，髏計(jì)遮溪褥剄較大攆費(fèi)。并在照墓醚上通過(guò)鞭《試陶爨幫擋箍攀元瓣序方法采降低掃疆濺試臻耗，敬