集成電路低功耗測試方法研究.pdf

1、電子科技大學(xué)碩士學(xué)位論文集成電路低功耗測試方法研究姓名：陳治國申請學(xué)位級別：碩士專業(yè)：檢測技術(shù)與自動化裝置指導(dǎo)教師：謝文楷20030101熊成電路低功耗測斌方靛研究；摘要摘要燧著工芝豹發(fā)鏷灝集成電路娥模豹擴丈，功耗已殘為煞戲電路設(shè)詩中釣～個十分關(guān)蕤熬鶿題，攙繞黲低礁耗設(shè)詩主裝圍繞歪嚳王俘獲態(tài)簿凄態(tài)功耗麴毽詩秘毯建震開。濺試技術(shù)是Ic設(shè)計的重要環(huán)節(jié)，麗在測試期間，電路有較移的跳變從而產(chǎn)生疑多的功耗，進耐會影響被測器件的可靠饋和產(chǎn)晶的成品率

2、，低功耗測試l|益成為研究的熱點。本文主瑟磅究測試功耗瓣謬氈和優(yōu)化以及與之相必魏閹題。針對上述閽遂，本文主要開鼴了班下三方掰靜工俸：1波形模擬和故障模擬?；诓紶栠^稷的組合波形橫擬器不儀能用于邏輯功能的模季斂，麗且麓反殃瞻路定豺信息漿波形模掇，英具有精度巍、快這、門級、數(shù)量純豹優(yōu)點e鍪于該波澎模羧器，使矮靛穗為UMCF豹中嗣迄爨舔式，本文避一步建立了轂艨模擬囂，使質(zhì)實驥的并行故轉(zhuǎn)模擬器具有逋艘抉，代碼量少簿特點。2，掃描鏈功耗估計與優(yōu)化

3、。針對廣泛使用的掃描測試技術(shù)，提出了～種基于概率分輯黥掃接鏈秘態(tài)功栽溪型。該模燮胃瘸于溺試臻耗懿鑲速績詩，著可避一步震予測試功耗優(yōu)化。稿描測試期闖功耗主黌來自測試良凝移入、移嬲掃描鏈時寫l越盼功耗及強鍛描測試期間的組合電路部分消糕的功耗。本文利用概率統(tǒng)計的方法對掃描測試功耗建橫進考亍溺試功耗估詩，并與摶統(tǒng)鷯摸按方法進行了曉較，在不簿低精確凄黲憾援下，髏計遮溪褥剄較大攆費。并在照墓醚上通過鞭《試陶爨幫擋箍攀元瓣序方法采降低掃疆濺試臻耗，敬