基于Golomb碼測試壓縮技術(shù)的研究與仿真測試.pdf

1、在半導(dǎo)體工藝和集成電路制造技術(shù)飛速發(fā)展的今天,系統(tǒng)芯片SoC(systemon chip)的設(shè)計已成為國際超大規(guī)模集成電路的發(fā)展趨勢和集成電路設(shè)計的主流。SoC芯片中大量地采用了預(yù)先設(shè)計好的、完整的IP模塊來減少生產(chǎn)時間。但隨之也帶來了問題,因其規(guī)模的龐大,芯片的制造故障隨之提高了。這樣以來就對芯片的測試提出了更高的要求,不但需要更加精準(zhǔn)的時序控制,還需要更長的芯片測試時間,這些都會導(dǎo)致測試成本的提高。測試數(shù)據(jù)壓縮是解決SoC測試成本等

2、諸多問題的一種行之有效的辦法,它能夠減少測試所需的存儲測試數(shù)據(jù)量,減少測試時間。一般來說平均每個SoC芯片上就擁有數(shù)百億位的測試向量。通過測試向量的壓縮(編碼)之后,測試數(shù)據(jù)量可以縮小20倍以上。
　　 本文在深入研究各種測試壓縮技術(shù)的基礎(chǔ)上,著重研究幾種用編碼方式壓縮測試向量的方法,從壓縮率和解碼電路規(guī)模角度上對它們做出比較,得出了使用Golomb編碼來進(jìn)行測試向量壓縮是一種簡單而又行之有效的辦法。Golomb編碼最大的特點(diǎn)就

3、是選擇了變長到變長的編碼方式,這樣編碼方式靈活,且會使代碼字的長度降低。同時,針對Golomb編碼中游程長度游離分散不易進(jìn)行編碼壓縮的特點(diǎn),提出了基于分組頻率的Golomb碼壓縮方法,并以公認(rèn)的ISCAS85基準(zhǔn)測試電路中的C17邏輯電路為被測電路進(jìn)行實(shí)驗(yàn),將編碼后的測試向量輸入到設(shè)計好的解碼電路部分,再由該解碼器釋放出原來的測試向量,最后施加到C17上電路完成全部測試。
　　 使用此方案在標(biāo)準(zhǔn)測試電路上的實(shí)驗(yàn),從仿真的實(shí)際測試