40納米工藝下標(biāo)準(zhǔn)單元庫(kù)的設(shè)計(jì).pdf

1、在納米級(jí)工藝下，芯片制造時(shí)的工藝尺寸越來(lái)越小，這會(huì)對(duì)整個(gè)芯片的設(shè)計(jì)帶來(lái)極大的挑戰(zhàn)，原因在于生產(chǎn)器件時(shí)的版圖效應(yīng)對(duì)器件最終性能的影響大大提高。如今主流的設(shè)計(jì)方法以避開(kāi)這些版圖效應(yīng)為主，而事實(shí)上在納米工藝下，合理的利用這些版圖效應(yīng)已經(jīng)能夠帶來(lái)越來(lái)越多的實(shí)際意義。
　　本文的主要目標(biāo)是利用版圖效應(yīng)來(lái)提高各種類(lèi)型標(biāo)準(zhǔn)單元庫(kù)器件的PPA（功率、功耗、面積）指標(biāo)。通過(guò)研究標(biāo)準(zhǔn)單元庫(kù)器件在使用時(shí)的具體用途，而將單元庫(kù)器件分類(lèi)為核心器件和輔助器件

2、，對(duì)于不同類(lèi)型器件的工作特點(diǎn)進(jìn)行針對(duì)性的設(shè)計(jì)和優(yōu)化能夠最大化的提高單元庫(kù)在進(jìn)行整體評(píng)估時(shí)的PPA指標(biāo)。與傳統(tǒng)設(shè)計(jì)方法所不同的是，本文創(chuàng)新性的采用多 OD并聯(lián)的結(jié)構(gòu)來(lái)獲得更高的電流密度，同時(shí)通過(guò)添加非工作MOS來(lái)增加OD的連續(xù)性以此利用LOD效應(yīng)提升性能，對(duì)于重要 MOS進(jìn)行重新的排列來(lái)獲得最佳的應(yīng)力大小。這些創(chuàng)新型的設(shè)計(jì)和優(yōu)化主要是針對(duì)版圖效應(yīng)來(lái)進(jìn)行的。在深納米工藝下，傳統(tǒng)的單元庫(kù)設(shè)計(jì)方法會(huì)因?yàn)槠骷陌鎴D效應(yīng)而在性能上產(chǎn)生極大的抑制，本