

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、存儲(chǔ)器作為集成電路產(chǎn)品中不可或缺的組成部分,也在一定程度上成為集成電路技術(shù)發(fā)展水平的表征。DDR2內(nèi)存是目前應(yīng)用最為廣泛的存儲(chǔ)器產(chǎn)品之一。DDR2接口控制器是實(shí)現(xiàn)DDR2內(nèi)存訪問(wèn)的控制接口,在通用計(jì)算機(jī)和高端嵌入式系統(tǒng)領(lǐng)域具有廣泛的應(yīng)用。本文設(shè)計(jì)了一款完全兼容國(guó)際標(biāo)準(zhǔn)、功能全面的DDR2內(nèi)存控制器IP,其不但具有良好的應(yīng)用前景,同時(shí)由于其設(shè)計(jì)難度較高,完成這一工作對(duì)提升自主的內(nèi)存控制器設(shè)計(jì)技術(shù)有一定的經(jīng)驗(yàn)積累作用。 論文的主要工
2、作集中在DDR2內(nèi)存控制器IP的部分關(guān)鍵功能模塊設(shè)計(jì)、總體驗(yàn)證平臺(tái)的搭建、驗(yàn)證功能組件的設(shè)計(jì)以及全設(shè)計(jì)功能驗(yàn)證的實(shí)施等幾個(gè)部分。研究重點(diǎn)和特色包括以下幾個(gè)方面: <1> DDR2內(nèi)存控制器結(jié)構(gòu)的劃分:由傳輸層和物理層組成,對(duì)兩個(gè)層次的任務(wù)和實(shí)現(xiàn)方法分別進(jìn)行了闡述。 <2>采用基于頁(yè)尋址的指令重新排序方案來(lái)優(yōu)化系統(tǒng)總線,在很大程度上提高了SDRAM總線利用率。 <3>采用ECC糾錯(cuò)方案對(duì)數(shù)據(jù)存取進(jìn)行檢查與糾錯(cuò),提高
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- DDR2 SDRAM控制器的設(shè)計(jì)與驗(yàn)證.pdf
- 適用于DDR SDRAM和DDR2 SDRAM的控制器的設(shè)計(jì).pdf
- 基于雙PLB總線DDR2存儲(chǔ)控制器的設(shè)計(jì)與驗(yàn)證.pdf
- 用于固態(tài)硬盤的ddr2控制器設(shè)計(jì)
- 基于FPGA的DDR2 SDRAM控制器設(shè)計(jì).pdf
- 用于固態(tài)硬盤的DDR2控制器設(shè)計(jì).pdf
- DDR2 SDRAM控制器的研究與實(shí)現(xiàn).pdf
- Gzip中的DDR2 SDRAM控制器的設(shè)計(jì).pdf
- DDR2控制器IP的設(shè)計(jì)與FPGA實(shí)現(xiàn).pdf
- DDR3內(nèi)存控制器的IP核設(shè)計(jì)及FPGA驗(yàn)證.pdf
- DDR SDRAM控制器的設(shè)計(jì)與驗(yàn)證.pdf
- DDR3控制器的設(shè)計(jì)與驗(yàn)證.pdf
- 基于fpga的ddr2存儲(chǔ)器控制器設(shè)計(jì)-河北科技大學(xué).
- DDR2 SDRAM控制器物理層主從控制DLL的設(shè)計(jì).pdf
- 基于DDR2 SDRAM的任意波形發(fā)生模塊設(shè)計(jì).pdf
- DDR控制器三級(jí)仲裁的設(shè)計(jì)與驗(yàn)證.pdf
- 基于FPGA實(shí)現(xiàn)的帶有減小DRAM寫延遲的Cache的DDR2控制器的設(shè)計(jì).pdf
- 基于FPGA的DDR2 SDRAM UDIMM內(nèi)存故障注入工具的設(shè)計(jì).pdf
- AMD-APU的內(nèi)存控制器的測(cè)試技術(shù)研究和改進(jìn).pdf
- 基于CoreConnect總線的DDR3控制器設(shè)計(jì)與驗(yàn)證.pdf
評(píng)論
0/150
提交評(píng)論