柵增強(qiáng)功率UMOSFET深槽介質(zhì)工程模擬研究.pdf

1、近些年來(lái),隨著電力工業(yè)的發(fā)展和環(huán)保意識(shí)的提高,高效和節(jié)能越來(lái)越受到人們的重視。因此,對(duì)功率MOS器件的功耗和轉(zhuǎn)換效率要求也越來(lái)越高。擁有高的耐壓的同時(shí)又擁有低的導(dǎo)通電阻的功率器件,被許多現(xiàn)代電子工業(yè)應(yīng)用領(lǐng)域所要求。功率槽柵MOSFET器件是從VDMOS和VMOS基礎(chǔ)上發(fā)展而來(lái)。功率槽柵MOSFET應(yīng)為擁有可集成度高,導(dǎo)通電阻低,開(kāi)關(guān)速度快,開(kāi)關(guān)損耗低等特點(diǎn),而被廣泛應(yīng)用于各種電源管理和開(kāi)關(guān)轉(zhuǎn)換。近幾年,許多功率器件結(jié)構(gòu)被提出,以提高特征

2、導(dǎo)通電阻和擊穿電壓的折中。其中,最值得關(guān)注的使降低表面電場(chǎng)效應(yīng)(RESURF)和超結(jié)效應(yīng)(SJ)。并且,在通過(guò)MOS電容原理對(duì)漂移區(qū)進(jìn)行耗盡的基礎(chǔ)上,一些和SJ等效的器件結(jié)構(gòu)被提出。
　　本論文主要內(nèi)容是圍繞功率槽柵MOSFET器件的擊穿電壓、特征導(dǎo)通電阻和柵電荷進(jìn)行研究。模擬研究柵增強(qiáng)功率UMOSFET深槽介質(zhì)工程,提出了一種多槽柵介質(zhì)的分裂柵功率MOSFET(MTDSG-UMOS)器件。該結(jié)構(gòu)采用一種新的方式提高器件漂移區(qū)的電

3、場(chǎng)分布情況,以提高器件的特征導(dǎo)通電阻和擊穿電壓的折中,同時(shí)也擁有良好的特征導(dǎo)通電阻和柵電荷的折中情況。MTDSG-UMOS通過(guò)增加對(duì)漂移區(qū)的橫向耗盡提高擊穿電壓。本文具體研究?jī)?nèi)容如下:
　　(1)柵增強(qiáng)功率UMOSFET深槽介質(zhì)工程的理論研究。在理解OB和GOB的理論分析的基礎(chǔ)上,針對(duì)其特點(diǎn)和不足,提出了一種新的改善漂移區(qū)電場(chǎng)分布的方法,并作出了理論分析研究。結(jié)構(gòu)的介質(zhì)層是由多種不同介電常數(shù)的介質(zhì)組成,代替了原來(lái)單一的介質(zhì)。通過(guò)適

4、當(dāng)?shù)慕橘|(zhì)分布使漂移區(qū)電場(chǎng)分布得到改善,實(shí)現(xiàn)擁有較高擊穿電壓的同時(shí)擁有較低的特征導(dǎo)通電阻。理論分析研究過(guò)程中,也獲得了器件主要的參數(shù)模型,使得器件的主要參數(shù)能夠容易通過(guò)表達(dá)式獲得。
　　(2)柵增強(qiáng)功率UMOSFET深槽介質(zhì)工程的器件結(jié)構(gòu)與仿真。提出了一種新的多種溝槽介質(zhì)型分裂柵功率UMOSFET(MTDSG-UMOS)。特點(diǎn)是將MTDSG-UMOS結(jié)構(gòu)中介質(zhì)層分成好幾段,每一段采用不同的介電常數(shù)的介質(zhì)。以三種常用介質(zhì)為例子,進(jìn)行仿

5、真分析,來(lái)證實(shí)該結(jié)構(gòu)擁有良好的電學(xué)性能。為了更好的理解和證明該理論分析,采用兩組仿真數(shù)據(jù),分別為120V和180V設(shè)計(jì)參數(shù)。最后將MTDSG-UMOS和GE-UMOS進(jìn)行了仿真對(duì)比,仿真結(jié)果顯示了相比于傳統(tǒng)斜場(chǎng)板結(jié)構(gòu)的優(yōu)勢(shì)。相比于GE-UMOS,在擊穿電壓同為123V情況下,MTDSG-UMOS特征導(dǎo)通電阻降低了15％,柵電荷降低了64%。數(shù)據(jù)結(jié)果表明了該結(jié)構(gòu)高的性能,提高了器件的品質(zhì)因數(shù)Qg×RSP和BV2/RSP。此外,MTDSG-

6、UMOS不再采用斜場(chǎng)板結(jié)構(gòu),避免了GE-UMOS結(jié)構(gòu)中形成所需要角度斜場(chǎng)板的工藝難度。
　　(3)柵增強(qiáng)功率UMOSFET深槽介質(zhì)工程的器件結(jié)構(gòu)的改進(jìn)。提出了一種低柵漏電荷(Qgd)的MTDSG-UMOS結(jié)構(gòu)。該結(jié)構(gòu)的提出是為了降器件的柵漏電荷。通過(guò)在多晶硅分裂電極上引入一層屏蔽層多晶硅,使寄生電容降低。該屏蔽層屬于分裂多晶硅電極的一部分,與上面的柵極由絕緣層隔開(kāi)。通過(guò)仿真研究,表明該結(jié)構(gòu)改善了柵漏電荷Qgd,使其降低了70%,器