深亞微米IC互連降階分析與優(yōu)化技術(shù)研究.pdf

1、深亞微米集成電路內(nèi)互連線規(guī)模龐大，互連線之間的耦合眾多，以至于互連線的等效電路系統(tǒng)規(guī)模通常達(dá)到數(shù)萬至數(shù)十萬階，傳統(tǒng)的電路模擬分析工具無法實(shí)現(xiàn)對(duì)如此大規(guī)?；ミB電路的有效仿真分析，因此大規(guī)?；ミB電路的快速分析，成為集成電路性能分析和優(yōu)化需要解決的基本問題之一。同時(shí)互連寄生對(duì)集成電路性能有越來越大的影響，增加了集成電路設(shè)計(jì)的壓力?；ミB性能優(yōu)化技術(shù)，是解決互連問題的一種有效手段。因此本文主要從集成電路互連的模型降階分析及互連性能優(yōu)化技術(shù)兩個(gè)方面

2、進(jìn)行研究。
　　針對(duì)空間投影互連系統(tǒng)模型降階方面的問題，分別提出了基于 Krylov子空間廣義逆降階方法、基于群智能算法的結(jié)構(gòu)保留降階方法和基于廣義結(jié)構(gòu)保留的參數(shù)化降階方法。在分析傳統(tǒng)的正交投影降階和斜投影降階或Galerkin投影降階和Petro-Galerkin投影降階方法基礎(chǔ)上，針對(duì)在給定 Krylov投影矩陣 V下如何找到最優(yōu)的投影降階狀態(tài)變量問題，提出了Krylov子空間廣義逆投影降階方法，其滿足最小范數(shù)最小二乘投影要求

3、，在空間投影的意義上，這是相對(duì)較優(yōu)的降階結(jié)果。針對(duì)傳統(tǒng)的結(jié)構(gòu)保留降階方法不能完全保留狀態(tài)矩陣中電感關(guān)聯(lián)矩陣子模塊結(jié)構(gòu)的問題，即有可能造成電感對(duì)地回路問題，提出基于群智能算法的結(jié)構(gòu)保留降階方法，其把互連系統(tǒng)結(jié)構(gòu)保留降階過程轉(zhuǎn)化為固定結(jié)構(gòu)的參數(shù)優(yōu)化過程，通過現(xiàn)代粒子群優(yōu)化算法進(jìn)行優(yōu)化降階。在分析廣義結(jié)構(gòu)保留模型降階方法特點(diǎn)和互連參數(shù)的局部均勻性特征的基礎(chǔ)上，提出廣義結(jié)構(gòu)保留的參數(shù)化降階方法，其利用通用的結(jié)構(gòu)保留降階方法有效的保留系統(tǒng)參數(shù)變化

4、的概率特性。仿真結(jié)果證明了上述方法的正確性與有效性。最后，針對(duì)空間投影互連系統(tǒng)模型降階的時(shí)域全局誤差限問題，給出了4種時(shí)域誤差限計(jì)算方法。
　　針對(duì)正交函數(shù)近似互連系統(tǒng)模型降階方面的問題，分別提出了加權(quán)自適應(yīng)閾值小波插值點(diǎn)選擇降階方法和切比雪夫-小波降階方法。在有理 Krylov降階方法基礎(chǔ)上，針對(duì)傳統(tǒng)固定閾值小波插值點(diǎn)選擇方法的不足，提出加權(quán)自適應(yīng)閾值小波插值點(diǎn)選擇降階方法，從仿真結(jié)果來看，其精度明顯高于固定閾值小波插入點(diǎn)選擇降

5、階方法。針對(duì)切比雪夫函數(shù)近似降階方法局部精度不足和4階B樣條小波近似降階方法速度過慢的缺點(diǎn)，提出了切比雪夫-小波函數(shù)近似降階方法，其是充分利用了切比雪夫-小波函數(shù)的優(yōu)點(diǎn)構(gòu)造了一個(gè)兼顧降階速度和降階精度的正交函數(shù)近似降階方法。從仿真結(jié)果來看，切比雪夫-小波降階方法降階速度明顯高于4階B樣條小波降階方法而與切比雪夫降階方法相近，而精度方面明顯優(yōu)于切比雪夫降階方法與4階B樣條小波降階方法相近。
　　針對(duì)互連系統(tǒng)電路級(jí)優(yōu)化方面的問題，分別

6、進(jìn)行了參數(shù)變化下緩沖器插入和低功耗工藝變化不敏感電流模電路方面的研究。在參數(shù)變化下緩沖器插入方面，提出了基于高斯擬合的快速緩沖器插入方法，此方法主要采用高斯函數(shù)擬合插入互連線和插入緩沖器的聯(lián)合概率密度函數(shù)，其有助于聯(lián)合概率密度函數(shù)的求解和優(yōu)化解方案的選取。仿真結(jié)果證明了這種方法的正確性和有效性。在電路層面還提出了一種替代緩沖器插入的低功耗工藝變化不敏感的電流模電路，此電路的核心為一個(gè)自偏置結(jié)構(gòu)的偏置電路，其主要通過變化補(bǔ)償?shù)乃枷胍种乒に?/p>

7、變化的影響，同時(shí)通過減少靜態(tài)直流通路個(gè)數(shù)而降低自身功耗消耗。仿真與測(cè)試結(jié)果表明延時(shí)受工藝變化的影響很小，同時(shí)功耗得到有效降低。
　　針對(duì)互連系統(tǒng)結(jié)構(gòu)與系統(tǒng)級(jí)優(yōu)化方面的問題，提出了一種基于數(shù)據(jù)總線特點(diǎn)的FV-BI總線編碼電路，其能有效改善 FV編碼所不能改善的連續(xù)兩次傳遞未編碼數(shù)據(jù)總線上的開關(guān)活動(dòng)。此編碼電路主要采用時(shí)分復(fù)用和寄存器共用技術(shù)，有效降低FV-BI編碼電路的額外電路開銷，而很大程度地改善數(shù)據(jù)總線開關(guān)活動(dòng)，在隨機(jī)數(shù)據(jù)下相比