DSP可測性設(shè)計(jì)及測試方法研究.pdf

1、早期的集成電路測試主要通過功能測試向量來完成，但隨著系統(tǒng)復(fù)雜度的不斷提高和工藝技術(shù)的日益發(fā)展，芯片測試的復(fù)雜度遠(yuǎn)遠(yuǎn)超出了人們的想象。芯片的測試問題成為制約整個行業(yè)發(fā)展的瓶頸。如何在設(shè)計(jì)初期就開始考慮并解決設(shè)計(jì)完成后的測試問題，已經(jīng)是芯片設(shè)計(jì)領(lǐng)域的重要課題。本文在對系統(tǒng)芯片可測試性設(shè)計(jì)的理論作較為深入的研究基礎(chǔ)上，對一款DSP芯片的測試控制體系和SRAM的測試進(jìn)行了研究和設(shè)計(jì)。主要以IEEE1149.1邊界掃描協(xié)議規(guī)定的測試傳輸狀態(tài)機(jī)為核

2、心邏輯，同時，參考用于SOC測試的IEEEP1500理論，實(shí)現(xiàn)測試控制操作邊界掃描測試是針對芯片的應(yīng)用系統(tǒng)進(jìn)行測試的；本文按照IEEE1149.1標(biāo)準(zhǔn)詳細(xì)設(shè)計(jì)了邊界掃描測試系統(tǒng)，應(yīng)用到芯片內(nèi)部測試，節(jié)約了測試I/O口消耗，簡化了測試過程。為了克服時序電路由于狀態(tài)很難確定所導(dǎo)致的測試復(fù)雜度，采用了掃描技術(shù)；根據(jù)芯片的實(shí)際情況，設(shè)計(jì)了基于mux的全掃描結(jié)構(gòu)，既得到了較高的故障覆蓋率，又對芯片面積影響較小，達(dá)到了較好的效果。 由于浮點(diǎn)