已閱讀1頁，還剩76頁未讀， 繼續(xù)免費閱讀
版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領
文檔簡介
1、現(xiàn)場可編程門陣列(FPGA)是一種現(xiàn)場可編程專用集成電路，它將門陣列的通用結(jié)構(gòu)與現(xiàn)場可編程的特性結(jié)合于一體，如今，F(xiàn)PGA系列器件已成為最受歡迎的器件之一。隨著FPGA器件的廣泛應用，它在數(shù)字系統(tǒng)中的作用日益變得重要，它所要求的準確性也變得更高。因此，對FPGA器件的故障測試和故障診斷方法進行更全面的研究具有重要意義。隨著FPGA器件的迅速發(fā)展，F(xiàn)PGA的密度和復雜程度也越來越高，使大量的故障難以使用傳統(tǒng)方法進行測試，所以人們把視線轉(zhuǎn)向
2、了可測性設計(DFT)問題?？蓽y性設計的提出為解決測試問題開辟了新的有效途徑，而邊界掃描測試方法是其中一個重要的技術。 本文對FPGA的故障模型及其測試技術和邊界掃描測試的相關理論與方法進行了詳細的探討，給出了利用布爾矩陣理論建立的邊界掃描測試過程的數(shù)學描述和數(shù)學模型。論文中首先討論邊界掃描測試中的測試優(yōu)化問題，總結(jié)解決兩類優(yōu)化問題的現(xiàn)有算法，分別對它們的優(yōu)缺點進行了對比，進而提出對兩種現(xiàn)有算法的改進思想，并且比較了改進前后優(yōu)化
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于FPGA數(shù)字集成電路的可測性實現(xiàn).pdf
- DSP可測性設計及測試方法研究.pdf
- 基于IEEEP1687的可測性設計研究.pdf
- 面向SOC的層次化可測性設計方法研究.pdf
- 基于IP復用SOC的可測性設計.pdf
- 數(shù)字電路部分掃描可測性設計方法的研究.pdf
- 基于邊界掃描的數(shù)字系統(tǒng)可測性設計研究.pdf
- DSP可測性、測試方法和平臺的研究.pdf
- 集成芯片的可測性設計研究.pdf
- DSP芯片的可測性設計研究.pdf
- SoC可測性設計中的優(yōu)化理論分析與方法研究.pdf
- 一種基于掃描陣列的快速低功耗可測性設計方法.pdf
- 專用模擬及混合信號芯片可測性設計方法的研究.pdf
- 基于IP的VAD_SOC設計及其可測性設計研究.pdf
- 基于AMBA總線的系統(tǒng)芯片可測性設計結(jié)構(gòu)研究.pdf
- 液晶驅(qū)動控制芯片可測性設計方法學研究.pdf
- ADC的可測性設計技術研究.pdf
- Garfield的可測性設計技術研究.pdf
- 基于TSV的3D-IC可測性設計.pdf
- FPGA動態(tài)可重構(gòu)設計方法研究.pdf
評論
0/150
提交評論