嵌入式flash存儲(chǔ)器內(nèi)建自測試IP核的研究.pdf

1、Flash存儲(chǔ)器具有成本低、密度大和掉電不丟失數(shù)據(jù)的特點(diǎn),在存儲(chǔ)器市場中所占的比例越來越大,已廣泛地運(yùn)用于各個(gè)領(lǐng)域。同時(shí)flash存儲(chǔ)器的密度和復(fù)雜程度日益提高,可能存在的缺陷類型越來越多,給嵌入式flash存儲(chǔ)器的測試帶來了困難。因此,研究flash存儲(chǔ)器測試方法具有重要的理論和實(shí)踐意義。
　　本文在深入研究嵌入式flash存儲(chǔ)器故障模型和測試算法的基礎(chǔ)上,設(shè)計(jì)并實(shí)現(xiàn)了測試嵌入式flash存儲(chǔ)器的flash MBIST IP核。

2、該IP核采用內(nèi)建自測試方法。在測試狀態(tài)下,有兩種測試模式,即debug測試模式和非debug測試模式。每種測試模式都兼容字間測試和字內(nèi)測試。在非測試的狀態(tài)下,保證系統(tǒng)能夠?qū)Υ鎯?chǔ)器進(jìn)行操作。IP核設(shè)計(jì)包括控制器設(shè)計(jì)和參數(shù)自動(dòng)生成部分設(shè)計(jì)?？刂破髟O(shè)計(jì)包括算法狀態(tài)機(jī)、算法控制模塊、地址生成模塊、控制生成模塊、數(shù)據(jù)背景生成模塊和比較器設(shè)計(jì)。參數(shù)自動(dòng)生成部分根據(jù)不同存儲(chǔ)容量、不同字寬的存儲(chǔ)器和不同的算法選擇,修改 IP核中的參數(shù),使得IP核的測試