IP核的功能驗(yàn)證與LIB提取自動(dòng)化實(shí)現(xiàn).pdf

1、為了在較短的設(shè)計(jì)周期內(nèi)實(shí)現(xiàn)高性能的芯片設(shè)計(jì)，全定制/半定制相結(jié)合的設(shè)計(jì)方法被廣泛采用。某些IP核的端口與邏輯電路較多，其功能驗(yàn)證與時(shí)序分析工作占據(jù)了整個(gè)設(shè)計(jì)周期的主要部分。IP核的另一個(gè)主要工作是，將時(shí)序與功耗的分析結(jié)果按照標(biāo)準(zhǔn)格式形成可以被相關(guān)EDA工具識別的LIB庫文件。
　　本文深入研究了IP核的功能驗(yàn)證方法、時(shí)序建模的原理以及時(shí)序分析的方法。研究發(fā)現(xiàn)，現(xiàn)有功能驗(yàn)證和時(shí)序分析方法中，存在人工參與量過高的不足，因此，提出了自動(dòng)

2、化的功能驗(yàn)證和時(shí)序分析方法。通過腳本語言實(shí)現(xiàn)了IP核的功能驗(yàn)證自動(dòng)化，通過將EDA工具模擬的電路（或版圖）級模擬波形文件與行為級波形文件對比，準(zhǔn)確定位功能出現(xiàn)錯(cuò)誤的位置與時(shí)刻，使得功能驗(yàn)證工作只利用EDA工具的模擬結(jié)果，而不依賴其查錯(cuò)和報(bào)錯(cuò)的功能。相比于人工分析模擬波形的驗(yàn)證方法，該方法更加高效，且不易出錯(cuò)；相比于使用EDA工具查、報(bào)錯(cuò)的驗(yàn)證方法，該方法更加靈活，并且解決了EDA工具中存在模擬精度不高或者錯(cuò)誤定位不準(zhǔn)確的問題，提高了模擬

3、精度與準(zhǔn)確定位的能力。設(shè)計(jì)了IP核的LIB提取的自動(dòng)化實(shí)現(xiàn)，通過二分法判斷功能是否滿足得到精確的時(shí)序數(shù)據(jù)。與傳統(tǒng)的LIB提取方法相比，本文設(shè)計(jì)的方法不需要人工分析電路、版圖以及尋找各個(gè)輸入引腳的關(guān)鍵時(shí)序路徑，只需要提供電路網(wǎng)表文件，即可自動(dòng)化進(jìn)行LIB提取，使LIB提取的效率和準(zhǔn)確率得到了較大的提高。運(yùn)用本文設(shè)計(jì)的功能驗(yàn)證與 LIB提取方法，對存儲器和寄存器文件進(jìn)行了功能驗(yàn)證和LIB提取。其結(jié)果表明，與傳統(tǒng)的方法相比該方法可以快速準(zhǔn)確的