公開密鑰算法RSA的分析及其IP核的實現(xiàn)與驗證.pdf

1、隨著電子商務的發(fā)展，出現(xiàn)了智能卡、電子鑰匙USB KEY等，廣泛應用于交通、身份認證等領域，極大的方便了人們的工作和生活。RSA是目前應用最廣泛的公開密鑰算法，在智能卡等小型移動設備中實現(xiàn)RSA密鑰算法，具有十分重大的意義。本設計的設計目標定義為面向低端，兼顧小面積和高性能，設計內(nèi)容是包括RSA IP核設計和RSA密鑰生成在內(nèi)的一整套RSA算法解決方案。為保證安全性，可支持密鑰長度要達到2048比特。本文首先對RSA加解密算法進行了深入

2、分析，確定使用RL方式的二進制掃描算法實現(xiàn)模冪，使用Montgomery CIOS算法實現(xiàn)模乘，詳細分析算法參數(shù)的選擇，并對模平方等算法進行優(yōu)化。通過軟件建模，明確了算法實現(xiàn)的層次，為硬件實現(xiàn)奠定了良好的基礎。 在IP核設計中，根據(jù)設計目標選擇32位高基模乘器作為核心硬件結構。之后合理劃分層次模塊，根據(jù)算法優(yōu)化控制邏輯。在模乘器數(shù)據(jù)通路中，使用兩級流水線，4-2壓縮器等技術縮短關鍵路徑，并使用兩倍于模乘器字長的TSRAM存儲運算

3、中間結果，進一步提高了硬件利用率。存儲系統(tǒng)使用5個SRAM存儲操作數(shù)、中間結果和最終結果，有效縮小IP面積；用反相時鐘技術和高效的存儲策略，將其他模塊與存儲系統(tǒng)交互的開銷降到最低。最終使IP核實現(xiàn)小面積、高性能，在100Mhz時鐘下，2048位模冪（操作數(shù)長度均為2048位）的速度約為3.7次/秒，1024位模冪速度約為33次/秒，性能優(yōu)良。IP核支持大于32位，小于2048位的模冪和模乘運算，采用通用接口設計，利于SOC集成，且具備密

4、鑰保護功能，操作簡便。為了達到商用標準，本設計對RSA IP核進行了嚴格的測試驗證，包括功能測試、性能測試和壓力測試。遵循經(jīng)典ASIC設計流程，搭建符合C*Bus總線時序的仿真環(huán)境，做綜合，靜態(tài)時序分析，形式驗證，以及版圖設計。本設計在smic 0.18um工藝下最終版圖面積小于1mm2，在100Mhz時鐘下滿足前端定義的時序約束。由于RSA密鑰更換頻率較低，為了節(jié)省硬件資源，采用嵌入式軟件的方式實現(xiàn)RSA密鑰生成算法。本設計使用的算法

5、用于生成1024位和2048位RSA密鑰，基于國產(chǎn)32位CPU核（C*CORE C340），使用硬件真隨機數(shù)發(fā)生器HRNG和RSA協(xié)處理器進行硬件加速。通過對算法原理和步驟進行深入分析，提出生成素數(shù)的三個步驟：隨機產(chǎn)生奇數(shù)候選數(shù)，預篩選，素性測試。通過研究和優(yōu)化預篩選算法，大大提高了產(chǎn)生素數(shù)的效率。分別使用Euclid算法和擴展Euclid算法求解最大公約數(shù)和模逆。最后根據(jù)嵌入式系統(tǒng)的特點對整個算法進行了優(yōu)化，測試結果與同類產(chǎn)品相比有一