

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、隨著科技的發(fā)展,新的電子產(chǎn)品的電路板元件安裝密度大、管腳密集、可測點少,使傳統(tǒng)針床和探頭等檢測設(shè)備很難應(yīng)用。本文針對數(shù)字測試自身的新特點,考慮到現(xiàn)在目前大多數(shù)數(shù)字電子電路廣泛應(yīng)用的CPLD、FPGA、MCU及DSP等重要器件都已支持邊界掃描的基本功能,以及電力電子設(shè)備的全面數(shù)字化趨勢,提出并實現(xiàn)了一種基于虛擬儀器思想的邊界掃描測試系統(tǒng),試圖為數(shù)字系統(tǒng)測試提供一種通用的有效工具。
這種通用的邊界掃描測試系統(tǒng)由PC主機、JTAG控
2、制器兩部分組成。本文在深入闡述邊界掃描測試?yán)碚摵虸EEE1149.1協(xié)議的基礎(chǔ)上,討論了利用PC主機完成測試矢量的生成加載及測試響應(yīng)的存儲分析,從而全面實現(xiàn)掃描鏈完備性測試、板級互連測試、芯片功能測試和非邊界掃描器件的簇測試功能的全過程。提供的軟件界面從方便測試者的角度出發(fā),精心策劃了整個操作過程??刂破鞯拈_發(fā)與采用傳統(tǒng)專用JTAG主控器模塊的方式不同,采用模擬軟件利用并口配置下載電纜完成,便于了解數(shù)據(jù)傳輸和TAP控制狀態(tài)的細(xì)節(jié)過程。<
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于邊界掃描的模數(shù)混合系統(tǒng)故障診斷與可測性設(shè)計研究.pdf
- 數(shù)字電路部分掃描可測性設(shè)計方法的研究.pdf
- 基于邊界掃描技術(shù)的復(fù)雜數(shù)字電路板的可測試性分析.pdf
- SoC中部分掃描結(jié)構(gòu)可測性設(shè)計技術(shù)研究.pdf
- 一種基于掃描陣列的快速低功耗可測性設(shè)計方法.pdf
- 基于AMBA總線的系統(tǒng)芯片可測性設(shè)計結(jié)構(gòu)研究.pdf
- 基于FPGA的可測性設(shè)計方法研究.pdf
- 最小SOC系統(tǒng)的可測性設(shè)計.pdf
- 基于IEEEP1687的可測性設(shè)計研究.pdf
- 基于SoC的邊界掃描測試硬件系統(tǒng)的設(shè)計.pdf
- 基于掃描設(shè)計的集成電路可測試性設(shè)計研究.pdf
- 基于IP復(fù)用SOC的可測性設(shè)計.pdf
- 基于Spectrum系統(tǒng)的邊界掃描在線測試設(shè)計與實現(xiàn).pdf
- 基于邊界掃描技術(shù)的在線測試系統(tǒng)研究.pdf
- 基于ieee1149.1標(biāo)準(zhǔn)的系統(tǒng)級可測性設(shè)計
- 基于FPGA數(shù)字集成電路的可測性實現(xiàn).pdf
- 數(shù)字信號處理DSP芯片的可測性設(shè)計研究與實現(xiàn).pdf
- 數(shù)字電路與系統(tǒng)可測性測度及計算軟件研究.pdf
- 系統(tǒng)級芯片的測試與可測性設(shè)計研究.pdf
- 數(shù)字電路測試生成平臺研究與可測性設(shè)計的應(yīng)用.pdf
評論
0/150
提交評論