基于擴(kuò)展前綴和分組的SoC測(cè)試數(shù)據(jù)編碼壓縮方法研究.pdf

1、隨著集成電路制造工藝的不斷發(fā)展，單個(gè)芯片上集成的晶體管數(shù)目越來(lái)越多。通過(guò)集成各種知識(shí)產(chǎn)權(quán)核，系統(tǒng)級(jí)芯片(SoC)的功能更加強(qiáng)大，但同時(shí)，也帶來(lái)了測(cè)試數(shù)據(jù)量的快速增加和測(cè)試應(yīng)用時(shí)間的快速增長(zhǎng)，相應(yīng)地增加了測(cè)試成本，這是因?yàn)樽詣?dòng)測(cè)試設(shè)備(ATE)的成本隨著其速度、通道容量、存儲(chǔ)器大小的增加，而迅速增長(zhǎng)。 用一個(gè)可接受的代價(jià)，來(lái)解決急劇增長(zhǎng)的測(cè)試數(shù)據(jù)量和有限的ATE傳輸帶寬之間的矛盾，正變得愈來(lái)愈困難，編碼壓縮方法提供了一種頗有前途的

2、解決方案，能有效地減少數(shù)字電路測(cè)試時(shí)傳輸?shù)臄?shù)據(jù)量和測(cè)試時(shí)間，緩解因集成度的迅速提高所帶來(lái)的海量測(cè)試數(shù)據(jù)量。本文正是圍繞SoC測(cè)試數(shù)據(jù)編碼壓縮問(wèn)題展開(kāi)研究。 本文在分析了一些典型的編碼技術(shù)的基礎(chǔ)上，提出了擴(kuò)展前綴編碼方案。通過(guò)對(duì)測(cè)試集的分析，發(fā)現(xiàn)測(cè)試集中除了包含大量的0游程外，還包含有大量的1游程。擴(kuò)展前綴編碼方案采用變長(zhǎng)到變長(zhǎng)的編碼方式對(duì)任意長(zhǎng)度的0游程和1游程編碼，代碼字由前綴和尾部組成，用擴(kuò)展的前綴表明編碼的游程類(lèi)型，從而不

3、引入額外的標(biāo)記位。對(duì)測(cè)試集中的無(wú)關(guān)位采取優(yōu)化賦值方法，減少0、1跳變，降低測(cè)試功耗。解壓時(shí)，通過(guò)使用一種特殊的計(jì)數(shù)器簡(jiǎn)化控制電路，解壓電路硬件開(kāi)銷(xiāo)小且較易實(shí)現(xiàn)。理論分析和實(shí)驗(yàn)結(jié)果表明其具有較高的測(cè)試數(shù)據(jù)壓縮率和較低的測(cè)試功耗。 針對(duì)多掃描鏈測(cè)試的特點(diǎn)，本文提出了一種新穎的基于多掃描鏈分組列相容的測(cè)試數(shù)據(jù)壓縮和解壓方法，在壓縮率、硬件開(kāi)銷(xiāo)和解壓協(xié)議三方面做了較好的權(quán)衡。該方法將測(cè)試集按多掃描鏈結(jié)構(gòu)排列之后，采用對(duì)測(cè)試集進(jìn)行分組，每