版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、隨著集成電路技術(shù)的飛速發(fā)展,數(shù)字視頻技術(shù)越來越受到青睞,但是由于模擬視頻設(shè)備自身的性能與價(jià)格上的優(yōu)越性,使得它們?cè)谀壳笆袌?chǎng)上仍然占一定的地位。
在這種形勢(shì)下,模擬視頻信號(hào)的數(shù)字處理技術(shù)得到了很廣泛的應(yīng)用。而行鎖技術(shù)是其中一項(xiàng)非常關(guān)鍵的技術(shù)。它的主要功能是從輸入視頻信號(hào)中還原出精確的行、場(chǎng)同步信號(hào),并且產(chǎn)生與數(shù)據(jù)、行同步頭嚴(yán)格同步的高精度的27MHz時(shí)鐘信號(hào),該時(shí)鐘精度直接影響了ADC的轉(zhuǎn)換精度和后端圖像處理的質(zhì)量。
2、 本文重點(diǎn)研究了行鎖技術(shù),針對(duì)高精度且相位嚴(yán)格鎖定的時(shí)鐘信號(hào)的要求,從系統(tǒng)構(gòu)架上分析了已有的行鎖定鎖相環(huán)技術(shù),優(yōu)化設(shè)計(jì)了一種數(shù)?;旌系膬杉?jí)鎖相環(huán)結(jié)構(gòu)。在該鎖相環(huán)構(gòu)架中,引入了高斯窗函數(shù)算法,使得數(shù)字部分的鑒相精度提高,時(shí)鐘信號(hào)的相位更加準(zhǔn)確。加入并優(yōu)化了數(shù)字環(huán)路濾波器的算法,將時(shí)鐘信號(hào)的調(diào)節(jié)幅度平均分配到每個(gè)時(shí)鐘周期內(nèi),進(jìn)一步保證了系統(tǒng)的穩(wěn)定性。改進(jìn)了DTO(Discrete Time Oscillator)算法,為后面模擬部分的
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 實(shí)驗(yàn)五數(shù)字鎖相環(huán)與位同步
- 全數(shù)字鎖相環(huán)的設(shè)計(jì)
- 應(yīng)用于SoC的全數(shù)字鎖相環(huán)設(shè)計(jì).pdf
- 用于視頻串行數(shù)據(jù)接受器的電流泵鎖相環(huán)設(shè)計(jì).pdf
- 全數(shù)字鎖相環(huán)設(shè)計(jì)
- 改進(jìn)的用于FPGA的數(shù)字鎖相環(huán)電路設(shè)計(jì).pdf
- 用于高速接口的鎖相環(huán)電路研究與設(shè)計(jì).pdf
- 智能全數(shù)字鎖相環(huán)的設(shè)計(jì)
- 基于FPGA的全數(shù)字鎖相環(huán)設(shè)計(jì)與研究.pdf
- 全數(shù)字鎖相環(huán)電路的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 應(yīng)用于十萬門FPGA的全數(shù)字鎖相環(huán)設(shè)計(jì).pdf
- 應(yīng)用于FPGA的鎖相環(huán)設(shè)計(jì)研究.pdf
- 全數(shù)字鎖相環(huán)的研究與設(shè)計(jì)畢業(yè)設(shè)計(jì)
- 基于FPGA的數(shù)字鎖相環(huán)設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于TDC的全數(shù)字鎖相環(huán)研究與設(shè)計(jì).pdf
- 用于時(shí)鐘產(chǎn)生電路的延遲鎖相環(huán)的研究與設(shè)計(jì).pdf
- 基于取樣鎖相與數(shù)字鎖相技術(shù)鎖相環(huán)的研究與實(shí)現(xiàn).pdf
- 快速自適應(yīng)全數(shù)字鎖相環(huán)的研究與設(shè)計(jì).pdf
- 基于游標(biāo)環(huán)形的全數(shù)字鎖相環(huán)研究與設(shè)計(jì).pdf
- 視頻處理系統(tǒng)中電荷泵鎖相環(huán)的分析與設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論