版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、在當今以信息和知識為主導的“知識經(jīng)濟”時代中,知識的繼承、集成、管理乃至創(chuàng)新是各領(lǐng)域迫切需要解決的問題。知識驅(qū)動下的產(chǎn)品設(shè)計開發(fā),已受到越來越多的關(guān)注。集成電路工藝開發(fā)過程中具有工藝路線長、工藝過程高度復雜以及工藝設(shè)計與環(huán)境經(jīng)驗相關(guān)的特點。現(xiàn)有的集成電路工藝設(shè)計存在著知識總結(jié)難、問題求解難、知識重用難等尚未解決的難題,因此開發(fā)智能化的集成電路設(shè)計平臺成為當前集成電路工藝設(shè)計的迫切要求。隨著集成電路設(shè)計行業(yè)的迅速發(fā)展,如何開發(fā)集成電路工藝
2、設(shè)計的智能化系統(tǒng)、提高對制造周期的快速反應能力、提高集成電路設(shè)計效率和設(shè)計過程的自動化水平成為制約集成電路工藝設(shè)計需要迫切解決的問題。本文從人工智能算法在集成電路工藝設(shè)計上的應用角度出發(fā),將知識工程技術(shù)引入集成電路工藝設(shè)計過程中,以集成電路光刻工藝設(shè)計為例進行了系統(tǒng)地討論和研究,提出了知識驅(qū)動下的集成電路光刻工藝智能設(shè)計方法。基于此提出了集成電路光刻工藝知識模型及構(gòu)建方法,搭建了集成電路光刻工藝實例庫及實例知識沖突消解方法,提出了時序型
3、集成電路光刻工藝智能匹配算法和集成電路光刻工藝方案設(shè)計和評價方法,實現(xiàn)了知識驅(qū)動下集成電路光刻工藝流程智能設(shè)計。
本論文通過研究集成電路光刻工藝知識的特點,采用知識工程相關(guān)技術(shù)和方法,提出了知識驅(qū)動下的集成電路光刻工藝智能設(shè)計方法以實現(xiàn)已有工藝實例對集成電路光刻工藝設(shè)計活動的智能支持。本論文主要的研究內(nèi)容如下:
1.提出了集成電路光刻工藝實例知識建模和知識獲取方法
對集成電路光刻工藝實例知識進行系統(tǒng)研究,將
4、光刻工藝設(shè)計知識進行分類并采用結(jié)構(gòu)化的面向?qū)ο蟮闹R表示方法對光刻工藝實例知識進行一致性表示。集成電路光刻工藝實例知識獲取為設(shè)計端和生產(chǎn)制造端兩個過程,設(shè)計端通過采集已有的設(shè)計實例進行,生產(chǎn)制造端通過光刻工藝相關(guān)設(shè)備信息采集來實現(xiàn),最終完成設(shè)計端和生產(chǎn)制造端的閉環(huán),為進一步實現(xiàn)光刻工藝智能設(shè)計過程奠定基礎(chǔ)。
2.提出了面向光刻工藝實例知識庫中多源異構(gòu)實例知識的沖突消解方法
為了解決光刻工藝實例知識庫中多源異構(gòu)實例知識
5、的語義融合問題,構(gòu)建了多源異構(gòu)知識融合方法和框架。按照工藝實例知識構(gòu)成要素將沖突劃分為術(shù)語沖突、謂詞沖突、數(shù)量短語沖突和關(guān)系沖突,并提出了沖突消解的邏輯樹融合法、頻率融合法、特選融合法、約束融合法和關(guān)系融合法。
3.提出了時序型集成電路光刻工藝智能匹配算法和集成電路光刻工藝方案智能設(shè)計方法
針對集成電路光刻工藝各工步在加工過程順序相關(guān)并存在相互制約的問題的特點,通過對光刻工藝各階段的相關(guān)性和協(xié)同性進行系統(tǒng)研究,提出了
6、時序型集成電路光刻工藝智能匹配算法,將一組集成電路光刻工藝實例中具有相似關(guān)系的實例歸為一類,實現(xiàn)了具有相似關(guān)系的集成電路實例的聚類,為設(shè)計過程提供參考方案。在光刻工藝實例知識聚類分析的基礎(chǔ)上,以獲取的光刻工藝實例知識為基礎(chǔ),以設(shè)計需求為導向,以基于人工智能算法的設(shè)計綜合方法為工具,實現(xiàn)了光刻工藝方案的智能設(shè)計并對其進行模糊評價,獲得合理的滿足新設(shè)計需求的光刻工藝方案進行輸出。
4.系統(tǒng)開發(fā)及實例分析。開發(fā)了集成電路光刻工藝實例
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于知識的集成電路光刻工藝設(shè)計系統(tǒng)研究.pdf
- 0.13μm集成電路光刻工藝平臺優(yōu)化和光刻分辨率增強技術(shù)的研究
- 亞波長光刻條件下集成電路可制造性設(shè)計與驗證技術(shù)研究.pdf
- 納米工藝下集成電路的容軟錯誤技術(shù)研究.pdf
- 納米工藝下集成電路的容軟錯誤鎖存器設(shè)計.pdf
- 先進工藝下集成電路的靜電放電防護設(shè)計及其可靠性研究.pdf
- 光刻工藝123
- 達林頓驅(qū)動陣列集成電路設(shè)計.pdf
- 白光LED驅(qū)動集成電路設(shè)計.pdf
- 工作點驅(qū)動的模擬集成電路優(yōu)化設(shè)計方法研究.pdf
- 掩模板光刻工藝研究.pdf
- 集成電路測試方法研究
- CMOS工藝下集成電路內(nèi)部ESD保護電路結(jié)構(gòu)研究與可靠性分析.pdf
- 納米級集成電路計算光刻技術(shù)研究.pdf
- 集成電路工藝總結(jié)
- 異步集成電路設(shè)計方法研究.pdf
- 集成電路工藝實驗
- 多種資源約束下集成電路芯片最終測試生產(chǎn)調(diào)度優(yōu)化方法研究.pdf
- 環(huán)境因素及控制方法研究——以集成電路工廠光刻區(qū)為例.pdf
- 衍射光柵的光刻工藝研究.pdf
評論
0/150
提交評論