12位高速DAC系統(tǒng)級(jí)設(shè)計(jì)與建模.pdf

1、DAC是數(shù)字電路和模擬電路的重要接口部件。近年來(lái),高清數(shù)字視頻和無(wú)線通信等領(lǐng)域的發(fā)展,對(duì)DAC的速度與精度等性能提出了更高的要求。系統(tǒng)級(jí)設(shè)計(jì)旨在分析設(shè)計(jì)指標(biāo)與電路參數(shù)之間的關(guān)系,并對(duì)DAC系統(tǒng)架構(gòu)以及關(guān)鍵電路參數(shù)進(jìn)行優(yōu)化設(shè)計(jì),為后續(xù)的電路設(shè)計(jì)提供理論指導(dǎo),以提高電路設(shè)計(jì)效率,縮短設(shè)計(jì)周期。它是高性能DAC設(shè)計(jì)必不可少的關(guān)鍵環(huán)節(jié),具有理論和實(shí)際應(yīng)用價(jià)值。
　　本文首先在分析、比較幾種DAC架構(gòu)的基礎(chǔ)上,結(jié)合高速高精度的設(shè)計(jì)要求,選擇

2、了分段電流舵DAC架構(gòu)。為了確定分段比,本文對(duì)12位不同分段結(jié)構(gòu)的電流舵DAC進(jìn)行MATLAB建模,仿真與分析,在綜合考慮其DNL、INL、THD與面積等關(guān)鍵因素的基礎(chǔ)上,得出了“9+3”的分段結(jié)構(gòu);為進(jìn)一步減小編碼電路面積與設(shè)計(jì)復(fù)雜度,本文對(duì)9位溫度計(jì)碼的再分段進(jìn)行了研究,最終確定了“5+4+3”的分段結(jié)構(gòu),并搭建了相應(yīng)的SIMULINK理想模型。
　　在此基礎(chǔ)上,本文重點(diǎn)研究了電流源梯度誤差,隨機(jī)匹配誤差與有限輸出阻抗等非理性

3、因素對(duì)DAC主要指標(biāo)的影響,得出了相應(yīng)的數(shù)學(xué)關(guān)系式,并對(duì)非理性因素進(jìn)行了SIMULINK建模與仿真,驗(yàn)證了理論分析的正確性。此外,本文還針對(duì)每一種非理性因素給出了相應(yīng)的補(bǔ)償方法,指導(dǎo)后續(xù)電路設(shè)計(jì)。
　　最后,本文基于SMIC0.13μm3.3VCMOS工藝,采用“5+4+3”架構(gòu),設(shè)計(jì)了一款12位400MSPS電流舵DAC的關(guān)鍵電路,包括電流源電路,開(kāi)關(guān)驅(qū)動(dòng)電路與同步電路的設(shè)計(jì),并利用Cadencespectre軟件對(duì)整體電路進(jìn)行