一種嵌入式Flash存儲器的內建自測試電路的設計.pdf

1、當今眾多SoC芯片都會使用FLASH存儲器，而且存儲器容量正在不斷增加，這給芯片的測試工作帶來很多困難。時至今日，業(yè)界已經(jīng)為測試嵌入式存儲器開發(fā)了很多算法。不過，由于FLASH存儲器的擦寫周期長，需要對一般的算法加以取舍和改進。
　　本論文的撰寫背景是為華虹NEC公司EF130工藝的FLASH設計一套測試方法，決定采用內建自測試(BIST)電路，可以根據(jù)測試要求選擇使用MSCAN算法、棋盤格算法、對角線算法。為了節(jié)省芯片引腳，采用

2、串并轉換電路將串行輸入的測試信號轉成并行信號施加到待測電路。
　　文章首先通過闡述芯片測試的原理來引出測試的一般方法，然后介紹存儲器測試的特點和故障模型;接下來闡述FLASH存儲器的擦寫機制，然后介紹一下被測試FLASH的特征;接著交代設計方案的制定過程和完成設計的具體方法，通過編寫verilog代碼來實現(xiàn)設計，最后仿真代碼，通過驗證。
　　經(jīng)過芯片流片后測試，到達了預定的要求，verilog代碼以軟核形式已經(jīng)交付客戶使用。