SoC IP硬核復(fù)用技術(shù)的研究.pdf

1、隨著超大規(guī)模集成電路設(shè)計(jì)進(jìn)入深亞微米階段，以功能組裝為主的SoC(SystemonChip)設(shè)計(jì)方法正逐步取代以功能設(shè)計(jì)為主的傳統(tǒng)設(shè)計(jì)方法，成為設(shè)計(jì)的主流。目前，SoC設(shè)計(jì)方法的核心是IP(IntellectualProperty)復(fù)用技術(shù)，其中最為成熟的是基于IP硬核的SoC設(shè)計(jì)方法和流程。 本文課題的主要研究方向是SoCIP硬核的復(fù)用技術(shù)。文中通過分析比較后端設(shè)計(jì)中扁平流程和層次化流程各自的優(yōu)缺點(diǎn)，建立了基于IP硬核的SoC

2、后端設(shè)計(jì)流程。同時(shí)提出真正實(shí)現(xiàn)該流程的一個(gè)關(guān)鍵前提是IP硬核庫的建設(shè)，由此引出了全文的重點(diǎn)即IP硬核設(shè)計(jì)流程，而IP硬核設(shè)計(jì)流程的關(guān)鍵步驟則是四類庫模型——時(shí)序模型、物理模型、功能模型和測試模型的建立。文中在分析這四類模型建模理論和方法的基礎(chǔ)上，以全定制的IP硬核設(shè)計(jì)流程為例，以一個(gè)32位嵌入式RISC處理器芯片版圖為對(duì)象，提出了時(shí)序建模和物理建模的具體實(shí)施方案，并進(jìn)行了部分方案的實(shí)踐和驗(yàn)證，同時(shí)還對(duì)該處理器進(jìn)行了性能評(píng)估。本文最后還應(yīng)