可復(fù)用IP核以及系統(tǒng)芯片SOC的測(cè)試結(jié)構(gòu)研究.pdf

1、該文從測(cè)試復(fù)用的角度,系統(tǒng)地研究了可復(fù)用IP核以及系統(tǒng)芯片SOC的測(cè)試結(jié)構(gòu). 測(cè)試復(fù)用的第一個(gè)問(wèn)題就是可復(fù)用IP核測(cè)試結(jié)構(gòu)設(shè)計(jì)問(wèn)題.常用核測(cè)試結(jié)構(gòu)就是在IP核輸入輸出端口上添加測(cè)試環(huán).該文在詳細(xì)分析兩種典型的測(cè)試環(huán)結(jié)構(gòu)即IEEE P1500測(cè)試環(huán)和飛利浦的TestShell測(cè)試環(huán)的基礎(chǔ)上提出了一種三態(tài)測(cè)試環(huán)結(jié)構(gòu).測(cè)試環(huán)結(jié)構(gòu)的關(guān)鍵是測(cè)試環(huán)單元設(shè)計(jì).該文在詳細(xì)分析兩種典型測(cè)試環(huán)單元結(jié)構(gòu)基礎(chǔ)上,提出一種改進(jìn)的測(cè)試環(huán)單元結(jié)構(gòu).測(cè)試復(fù)用的第二個(gè)問(wèn)

2、題就是SOC測(cè)試結(jié)構(gòu)設(shè)計(jì)問(wèn)題.SOC測(cè)試結(jié)構(gòu)主要包括用于傳送片上測(cè)試數(shù)據(jù)的測(cè)試訪問(wèn)機(jī)制TAM以及實(shí)現(xiàn)對(duì)片上核測(cè)試控制的芯片級(jí)測(cè)試控制器設(shè)計(jì).當(dāng)前應(yīng)用最為廣泛的是采用基于測(cè)試總線的TAM策略.該文詳細(xì)分析了測(cè)試總線的原理,并給出基于測(cè)試總線的通用芯片測(cè)試結(jié)構(gòu).該文首次將測(cè)試調(diào)度問(wèn)題與芯片級(jí)測(cè)試控制器設(shè)計(jì)問(wèn)題結(jié)合起來(lái),提出了一種能夠靈活實(shí)現(xiàn)各種測(cè)試調(diào)度結(jié)果的芯片級(jí)測(cè)試控制器設(shè)計(jì). 系統(tǒng)芯片SOC設(shè)計(jì)是一件非常復(fù)雜的事情.當(dāng)前國(guó)內(nèi)在芯片設(shè)計(jì)中