版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、隨著片上系統(tǒng)(SystemonChip,SoC)的集成度越來越大,越來越多的外設(shè)被集成到同一片SoC上,這些外設(shè)往往通過DDR多端口存儲(chǔ)控制器(DDRMulti-PortMemoryController,MPMC)共享外部存儲(chǔ)器。MPMC的研究也得到了越來越多的關(guān)注,特別的,在多媒體SoC中,各種主機(jī)設(shè)備對存儲(chǔ)器有不同的帶寬和延遲需求,調(diào)度算法作為MPMC的重要組成部分,其性能的好壞對整個(gè)SoC系統(tǒng)有較大的影響。因此,對MPMC調(diào)度算法
2、的研究具有重要的應(yīng)用價(jià)值。
論文以SEP0718的MPMC為基礎(chǔ),從該芯片在實(shí)際應(yīng)用中的不足入手,就內(nèi)存復(fù)制和MPMC調(diào)度算法這兩方面對SEP0718的MPMC做了優(yōu)化。針對內(nèi)存復(fù)制,論文通過定制處理器對應(yīng)的MPMC端口的寫隊(duì)列深度以及增加預(yù)緩沖邏輯,有效的提高了內(nèi)存的復(fù)制效率;針對MPMC的調(diào)度算法,論文使用了改進(jìn)的差額算法。通過差額計(jì)數(shù)器追蹤各個(gè)主機(jī)端口的狀態(tài),該算法可以為各個(gè)主機(jī)端口分配帶寬;同時(shí),通過設(shè)置一個(gè)低延遲
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 移動(dòng)智能終端SoC多端口DDR存儲(chǔ)控制器訪存特性分析與評估.pdf
- 針對SEP0611 DDR控制器的功耗優(yōu)化.pdf
- DDR3存儲(chǔ)控制器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 高速多端口共享存儲(chǔ)器的研究與設(shè)計(jì).pdf
- 多端口共享存儲(chǔ)器設(shè)計(jì)及其FPGA實(shí)現(xiàn).pdf
- 面向可重構(gòu)分組密碼算法中Sbox的多端口高速存儲(chǔ)器設(shè)計(jì).pdf
- 多通道DDR控制器動(dòng)態(tài)調(diào)度機(jī)制建模與優(yōu)化.pdf
- SOC存儲(chǔ)子系統(tǒng)高層建模及DDR控制器訪存調(diào)度策略的研究和設(shè)計(jì).pdf
- 基于雙PLB總線DDR2存儲(chǔ)控制器的設(shè)計(jì)與驗(yàn)證.pdf
- 基于DDR3控制器的高速存儲(chǔ)接口系統(tǒng)的設(shè)計(jì)與驗(yàn)證.pdf
- DDRⅡ SDRAM控制器設(shè)計(jì)實(shí)現(xiàn).pdf
- DDR SDRAM控制器的設(shè)計(jì)與驗(yàn)證.pdf
- PXI示波器DDR SDRAM控制器的設(shè)計(jì).pdf
- 基于SoPC的iSCSI存儲(chǔ)控制器設(shè)計(jì)與優(yōu)化.pdf
- 基于fpga的ddr2存儲(chǔ)器控制器設(shè)計(jì)-河北科技大學(xué).
- DDR3控制器的設(shè)計(jì)與驗(yàn)證.pdf
- 面向視頻編碼應(yīng)用的DDR控制器設(shè)計(jì).pdf
- 適用于DDR SDRAM的控制器設(shè)計(jì).pdf
- 基于FPGA的DDR3控制器的設(shè)計(jì).pdf
- 基于FPGA的DDR3 SDRAM控制器設(shè)計(jì).pdf
評論
0/150
提交評論