網(wǎng)絡(luò)處理器中帶AQM功能的校驗?zāi)K設(shè)計.pdf

1、隨著以太網(wǎng)的迅速發(fā)展，網(wǎng)絡(luò)處理器由于擁有良好的架構(gòu)特性，可以為上層的應(yīng)用提供可編程的環(huán)境，因此其相關(guān)技術(shù)被越來越多的進(jìn)行研究。為了提供需要的QoS（Quality of Service，服務(wù)質(zhì)量）保障，減少網(wǎng)絡(luò)擁塞的發(fā)生，AQM（Active Queue Management，主動隊列管理算法）越來越多的應(yīng)用到各類網(wǎng)絡(luò)處理器和路由節(jié)點(diǎn)中。
　　基于IEEE802.3協(xié)議規(guī)定的MAC（Media Access Control，介質(zhì)訪

2、問控制）層協(xié)議、TCP/IP（Transmission Control Protocol/Internet Protocol，網(wǎng)絡(luò)傳輸控制/互連協(xié)議）等，本文實現(xiàn)了帶有AQM功能的網(wǎng)絡(luò)包校驗?zāi)K的硬件設(shè)計。首先，根據(jù)功能需求，進(jìn)行整體模塊的劃分和設(shè)計，整個模塊分為接收側(cè)通路和發(fā)送側(cè)通路:接收側(cè)通路能夠通過MAC端口進(jìn)行網(wǎng)絡(luò)包的接收和解析，并校驗網(wǎng)絡(luò)包的二層，三層和四層網(wǎng)絡(luò)協(xié)議的相關(guān)字段，再由AQM擁塞控制模塊處理后進(jìn)入芯片內(nèi)部;發(fā)送側(cè)通

3、路接收芯片內(nèi)部的報文，對其進(jìn)行負(fù)載的拼接后，填充三層和四層協(xié)議的相關(guān)字段，最后封裝成MAC幀發(fā)送出去。然后，構(gòu)建一個UVM（Universal Verification Methodology，通用的驗證方法學(xué)）的環(huán)境，完成功能驗證和覆蓋率采集。最后，完成DC綜合和Xilinx FPGA的驗證，結(jié)果表明本文設(shè)計滿足時序要求。由結(jié)果的分析可知，功能覆蓋率為100％，在DC綜合環(huán)境下，自主設(shè)計模塊的時鐘頻率為400MHz，證明了帶AQM功能