適用于MRAM的集成電路測試方法研究.pdf

1、隨著電子設(shè)備在商業(yè)、工業(yè)及軍事等領(lǐng)域的廣泛使用，集成電路技術(shù)得到前所未有的發(fā)展。測試是集成電路產(chǎn)品生產(chǎn)過程中不可或缺的一部分，它能夠保證產(chǎn)品設(shè)計、制造的正確性以及可靠性。電路設(shè)計方法的日益復(fù)雜化和半導(dǎo)體制造工藝技術(shù)的不斷進(jìn)步，使集成電路本身面臨著更高的缺陷密度，測試成本在總成本中所占比例不斷增大。為了降低產(chǎn)品總成本，降低測試成本首當(dāng)其沖，因此，提高測試技術(shù)成為關(guān)鍵。MRAM是一種具有眾多優(yōu)良特性的新型磁性隨機(jī)存儲器，它被認(rèn)為是電子設(shè)備中

2、的理想存儲器。本論文以MRAM作為研究對象，研究能夠滿足測試指標(biāo)的適用于MRAM的集成電路測試方法。本文的主要研究工作如下：
　　 (1)根據(jù)MRAM的結(jié)構(gòu)特點，建立了MRAM的故障模型，對當(dāng)前提出的RP15N算法進(jìn)行改進(jìn)，提出了RP17N算法，并將該算法擴(kuò)展到了字定向的MRAM，提出了RP17NW算法。
　　 (2)采用Top-down的方法，建立了MRAM的總體測試電路結(jié)構(gòu)，并對其中的每一個子模塊的電路具體實現(xiàn)進(jìn)行了