SOC測試時間優(yōu)化技術(shù)研究.pdf

1、基于IP核復(fù)用技術(shù)的系統(tǒng)芯片(SOC, System-on-a-Chip)有著諸多優(yōu)勢,如性能高、體積小、功耗低、研制周期短等,廣泛應(yīng)用于各種電子設(shè)備中,成為提高互聯(lián)網(wǎng)絡(luò)、信息家電、高速計算、多媒體技術(shù)及軍用電子系統(tǒng)性能的核心器件。然而隨著SOC功能越來越復(fù)雜,集成在SOC內(nèi)部的IP核種類和數(shù)量越來越多,使得決定SOC測試成本的重要因素——測試時間急劇增加,如何降低SOC的測試時間從而降低其測試費用成為SOC系統(tǒng)級測試中亟待解決的首要問

2、題。
　　根據(jù)SOC的組成特點,本文從單個IP核、多IP核組成的SOC和由SOC組成的層次化SOCs三個層面進行研究,提出相關(guān)的解決方案力求使得測試時間最小最優(yōu),并在ITC'02 SOC標準測試集上進行仿真實驗,驗證了方法的有效性和實用價值。
　　本文的主要研究內(nèi)容和成果如下:
　　1.通過對IP核的測試方法分析,得出掃描鏈平衡設(shè)計是IP核測試時間最小化的有效方法。針對現(xiàn)有掃描鏈劃分方法求解效果不好的缺點,提出了一種基

3、于差值二次分配的掃描鏈平衡方法,避免了由于IP核內(nèi)掃描鏈差異較大使得分配結(jié)果不好的問題。該方法將掃描鏈都看作是由基準掃描鏈和差值兩部分構(gòu)成,在第一次分配過程中只將基準掃描鏈分配,在第二次分配過程中再按照一定的規(guī)則將差值進行分配,從而使得掃描鏈分配更為靈活。通過理論分析可得出該方法在與現(xiàn)有方法時間復(fù)雜度相近,實驗結(jié)果表明該方法的求解結(jié)果優(yōu)于現(xiàn)有方法。
　　2.在保證每個IP核測試時間最小的前提下,通過盡可能多的對SOC內(nèi)部的IP核并

4、行測試從而降低測試時間,這就是測試調(diào)度的目的。由于測試調(diào)度問題已被證明屬于NP完全問題,本文采用一種新的基于概率密度分布的優(yōu)化算法——交叉熵方法,對其進行求解。通過實驗驗證了該優(yōu)化方法求解組合優(yōu)化問題的高效性。
　　3.針對傳統(tǒng)測試調(diào)度中將分配給SOC內(nèi)部IP核的TAM連續(xù)分配的局限性,本文提出一種靈活的TAM分配方法,該方法通過充分利用不連續(xù)的空閑TAM總線資源,最終達到使得SOC測試時間最小的目的。實驗結(jié)果表明,該算法能得到比

5、傳統(tǒng)TAM分配方法更優(yōu)的測試時間。
　　4.針對更為復(fù)雜的層次化SOCs測試問題,傳統(tǒng)的SOC測試結(jié)構(gòu)由于未考慮到層次性的特點,使得直接應(yīng)用于層次化SOCs時測試時間加倍。對此本文設(shè)計了帶寬匹配和基于傳輸門的并行測試兩種改進的層次化SOCs測試結(jié)構(gòu),在犧牲少量硬件資源的前提下,得到更短的測試時間。
　　5.將基于交叉熵的SOC測試調(diào)度方法進行擴展,并針對層次化SOCs測試調(diào)度的特點,本文提出一種基于IP核分時測試的測試調(diào)度方