版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、集成電路制造工藝的進(jìn)步導(dǎo)致芯片上集成晶體管數(shù)目急劇上升,芯片日益趨向高功能密度和高工作頻率。這不僅為設(shè)計(jì)同樣也為測試帶來了巨大的挑戰(zhàn),因?yàn)樘卣鞒叽缃档椭率剐酒谐霈F(xiàn)了更多的缺陷。制造中的缺陷包括阻性開路短路、邊緣毛刺、工藝參數(shù)偏差、長互連線帶來的耦合電容增加、電源噪聲等因素,這些都會給電路帶來小時(shí)延缺陷,從而給電路帶來額外的時(shí)序錯(cuò)誤而導(dǎo)致芯片失效。隨著芯片設(shè)計(jì)進(jìn)入45nm時(shí)代,小時(shí)延缺陷檢測是保證電路高性能和高可靠性必不可少的步驟,因此
2、如何選擇針對小時(shí)延缺陷的測試路徑是檢測小時(shí)延缺陷的關(guān)鍵。
本文首先研究了已有的時(shí)延故障模型,并選擇了通路時(shí)延故障模型作為小時(shí)延故障模型。在此基礎(chǔ)上,采用基于貪婪思路的深度遍歷搜索算法和廣度遍歷搜索算法進(jìn)行了小時(shí)延缺陷測試通路選擇算法研究。為了解決貪婪算法在大規(guī)模電路搜索效率低的問題,本文從提出了三種解決方案,一是利用蟻群優(yōu)化算法在保證關(guān)鍵路徑搜索準(zhǔn)確率的基礎(chǔ)上大幅度提高了搜索效率;二是根據(jù)電路的拓?fù)浣Y(jié)構(gòu)選擇電路的關(guān)鍵節(jié)點(diǎn),提出
3、了針對電路網(wǎng)絡(luò)的PageRank和HITS節(jié)點(diǎn)重要性排序算法,在此基礎(chǔ)上挑選出電路中關(guān)鍵節(jié)點(diǎn),并在簡化后的電路上采用蟻群優(yōu)化算法進(jìn)行測試通路搜索,進(jìn)一步提高了大規(guī)模集成電路中針對小時(shí)延缺陷檢測的測試通路的搜索效率;三是提出了一種基于電路中關(guān)鍵節(jié)點(diǎn)的子電路劃分搜索關(guān)鍵通路算法,同樣提高了大規(guī)模電路的測試通路的搜索效率。
實(shí)驗(yàn)結(jié)果表明,本文提出的三種解決方案能夠在保證測試通路搜索準(zhǔn)確性的基礎(chǔ)上有效提高針對小時(shí)延缺陷測試測試通路的搜
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 小時(shí)延測試向量產(chǎn)生與關(guān)鍵通路選擇方法研究.pdf
- 小時(shí)延測試向量分組與向量篩選方法研究.pdf
- 基于GPU的小時(shí)延故障模擬方法研究.pdf
- 小時(shí)延故障模擬方法研究.pdf
- 小時(shí)延故障模擬加速方法研究.pdf
- 基于SAT的通路時(shí)延故障測試生成技術(shù)的研究.pdf
- 時(shí)延測試方法研究.pdf
- 復(fù)雜網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)的分析方法研究.pdf
- DBI拓?fù)淙毕莸难芯?pdf
- 基于BESO的連續(xù)體結(jié)構(gòu)拓?fù)鋬?yōu)化方法研究.pdf
- 基于整體網(wǎng)分析方法的中國股票關(guān)聯(lián)網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)研究.pdf
- 生物數(shù)據(jù)網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)分析方法研究.pdf
- 算術(shù)運(yùn)算電路的通路時(shí)延故障測試.pdf
- 基于導(dǎo)重法的結(jié)構(gòu)拓?fù)鋬?yōu)化方法研究.pdf
- 基于拓?fù)浣Y(jié)構(gòu)的復(fù)雜網(wǎng)絡(luò)路徑攻擊方法研究.pdf
- 基于GPS軌跡的道路拓?fù)錁?gòu)建和路徑選擇方法研究.pdf
- 時(shí)延測試向量產(chǎn)生方法的研究.pdf
- 基于疲勞壽命分析的結(jié)構(gòu)拓?fù)鋬?yōu)化設(shè)計(jì)方法及應(yīng)用研究.pdf
- 基于ANSYS平臺的連續(xù)體結(jié)構(gòu)拓?fù)鋬?yōu)化方法研究.pdf
- NoC測試端口選擇方法與Dmesh結(jié)構(gòu)研究.pdf
評論
0/150
提交評論