基于拓撲結構分析的小時延缺陷測試通路選擇方法研究.pdf

1、集成電路制造工藝的進步導致芯片上集成晶體管數(shù)目急劇上升，芯片日益趨向高功能密度和高工作頻率。這不僅為設計同樣也為測試帶來了巨大的挑戰(zhàn)，因為特征尺寸降低致使芯片中出現(xiàn)了更多的缺陷。制造中的缺陷包括阻性開路短路、邊緣毛刺、工藝參數(shù)偏差、長互連線帶來的耦合電容增加、電源噪聲等因素，這些都會給電路帶來小時延缺陷，從而給電路帶來額外的時序錯誤而導致芯片失效。隨著芯片設計進入45nm時代，小時延缺陷檢測是保證電路高性能和高可靠性必不可少的步驟，因此

2、如何選擇針對小時延缺陷的測試路徑是檢測小時延缺陷的關鍵。
　　本文首先研究了已有的時延故障模型，并選擇了通路時延故障模型作為小時延故障模型。在此基礎上，采用基于貪婪思路的深度遍歷搜索算法和廣度遍歷搜索算法進行了小時延缺陷測試通路選擇算法研究。為了解決貪婪算法在大規(guī)模電路搜索效率低的問題，本文從提出了三種解決方案，一是利用蟻群優(yōu)化算法在保證關鍵路徑搜索準確率的基礎上大幅度提高了搜索效率；二是根據(jù)電路的拓撲結構選擇電路的關鍵節(jié)點，提出

3、了針對電路網絡的PageRank和HITS節(jié)點重要性排序算法，在此基礎上挑選出電路中關鍵節(jié)點，并在簡化后的電路上采用蟻群優(yōu)化算法進行測試通路搜索，進一步提高了大規(guī)模集成電路中針對小時延缺陷檢測的測試通路的搜索效率；三是提出了一種基于電路中關鍵節(jié)點的子電路劃分搜索關鍵通路算法，同樣提高了大規(guī)模電路的測試通路的搜索效率。
　　實驗結果表明，本文提出的三種解決方案能夠在保證測試通路搜索準確性的基礎上有效提高針對小時延缺陷測試測試通路的搜