靜態(tài)隨機(jī)存取存儲(chǔ)器內(nèi)建自測(cè)試電路的研究與設(shè)計(jì).pdf

1、集成電路設(shè)計(jì)進(jìn)入超深亞微米階段，工程師們大多采用片上系統(tǒng)(System on Chip,SoC)技術(shù)和知識(shí)產(chǎn)權(quán)(Intellectual Property, IP)核復(fù)用技術(shù)來(lái)設(shè)計(jì)集成電路。存儲(chǔ)器是SoC系統(tǒng)的重要組成部分，占據(jù)著相當(dāng)大的面積。其中靜態(tài)隨機(jī)存取存儲(chǔ)器(StaticRandom Access Memory, SRAM)由于其讀寫速度快、靜態(tài)功耗低的特點(diǎn)被廣泛應(yīng)用于SoC系統(tǒng)中。存儲(chǔ)器不同于一般的數(shù)字電路，它是由高密度的存儲(chǔ)

2、陣列構(gòu)成，因此它的故障發(fā)生率更高，故障類型更復(fù)雜。存儲(chǔ)器內(nèi)建自測(cè)試(Memory Build In Self Test，MBIST)技術(shù)由于其方便、高效、高覆蓋率的特點(diǎn)，已成為存儲(chǔ)器測(cè)試的主要方法。
　　文章首先介紹了可測(cè)試性設(shè)計(jì)和存儲(chǔ)器的測(cè)試方法，并詳細(xì)闡述了MBIST的系統(tǒng)結(jié)構(gòu)和測(cè)試方案。接著分析了65nm工藝SRAM的常見(jiàn)故障和故障模型并介紹了常見(jiàn)的算法。然后文章重點(diǎn)對(duì)March算法進(jìn)行研究，分析了65nm工藝的SRAM的常

3、見(jiàn)故障和經(jīng)典算法無(wú)法覆蓋的耦合故障，針對(duì)這些故障類型對(duì)應(yīng)的March測(cè)試序列并提出一種新的March算法。新的March算法在可接受的算法復(fù)雜度下對(duì)65nm工藝的SRAM的常見(jiàn)故障和經(jīng)典算法無(wú)法覆蓋的耦合故障具有較高的覆蓋率。然后，文章根據(jù)新的March算法生成對(duì)應(yīng)的MBIST電路，并將該MBIST電路應(yīng)用于65nm工藝的SRAM進(jìn)行仿真，驗(yàn)證了算法的正確性。然后，文章針對(duì)傳統(tǒng)MBIST電路測(cè)試的局限性和電路面積不斷增加的弊端，提出了一