基于IEEE1500的SoC中存儲(chǔ)器內(nèi)核內(nèi)建自測(cè)試設(shè)計(jì)研究.pdf

1、隨著半導(dǎo)體技術(shù)的高速發(fā)展,嵌入式存儲(chǔ)器在SoC(System on Chip,片上系統(tǒng))中所占的面積比重越來越大,這種發(fā)展趨勢(shì)在今后將愈發(fā)明顯。在這種情況下,對(duì)SoC中的嵌入式存儲(chǔ)器進(jìn)行高效和準(zhǔn)確的測(cè)試成為SoC產(chǎn)業(yè)繼續(xù)向前發(fā)展的迫切需求。
　　本文以IEEE1500測(cè)試標(biāo)準(zhǔn)為基礎(chǔ),對(duì)SoC中嵌入式存儲(chǔ)器內(nèi)核的內(nèi)建自測(cè)試進(jìn)行研究。文中重點(diǎn)研究了基于IEEE1500標(biāo)準(zhǔn)的IP(Intellectual Property,知識(shí)產(chǎn)權(quán))核

2、測(cè)試Wrapper,對(duì)測(cè)試Wrapper的各個(gè)組成部分進(jìn)行詳細(xì)的研究和討論,同時(shí)根據(jù)設(shè)計(jì)的實(shí)際需求對(duì)Wrapper的各個(gè)組成部分進(jìn)行了優(yōu)化設(shè)計(jì)。文章對(duì)MBIST(Memory Built-in Self-test,存儲(chǔ)器內(nèi)建自測(cè)試)控制器進(jìn)行了深入的研究,為了達(dá)到測(cè)試ROM內(nèi)核的目的,本文將MISR(Multi-Input Signature Register,多輸入線性反饋移位寄器)合理地嵌入到MBIST控制器中,所以本文中的MBIS

3、T控制器可以分別測(cè)試SRAM和ROM兩種嵌入式存儲(chǔ)器內(nèi)核,這樣做即提高了測(cè)試效率,同時(shí)也大大減少了測(cè)試的硬件開銷。
　　本文的創(chuàng)新性點(diǎn)是:其一,設(shè)計(jì)了基于IEEE1500標(biāo)準(zhǔn),且同時(shí)兼容SRAM和ROM核測(cè)試的MBIST系統(tǒng);其二,設(shè)計(jì)了March算法測(cè)試指令自動(dòng)生成系統(tǒng)和ROM數(shù)據(jù)特征值自動(dòng)生成系統(tǒng);其三,為MBIST系統(tǒng)添加了Avalon系統(tǒng)接口,搭建了基于NIOS II軟核的SOPC(System-on-a-Programm