納米尺度集成電路建模與分析方法研究.pdf

1、集成電路的發(fā)展歷史是集成度不斷提高、器件特征尺寸不斷縮小的歷史。隨著制造工藝的不斷進(jìn)步，一方面芯片規(guī)模不斷擴(kuò)人，已達(dá)到數(shù)億晶體管，原來需要多個(gè)芯片共同實(shí)現(xiàn)的整個(gè)電子系統(tǒng)已可以完成單片集成，集成電路技術(shù)正式進(jìn)入了系統(tǒng)集成(SOC)時(shí)代。而由于仿真時(shí)間和計(jì)算機(jī)內(nèi)存的限制，傳統(tǒng)的晶體管級(jí)仿真器無法完成對整個(gè)系統(tǒng)的仿真，基于行為級(jí)模型的行為級(jí)仿真則為這種混合信號(hào)電路整體芯片的驗(yàn)證提供了可能性。因此，關(guān)于模擬電路單元模塊的行為級(jí)建模技術(shù)已成為SO

2、C時(shí)代研究的熱點(diǎn)。另一方面，目前集成電路最小尺寸已達(dá)到65納米的技術(shù)節(jié)點(diǎn)，隨著納米工藝下亞波長光刻、大馬士革銅互連等復(fù)雜工藝的引入，日益嚴(yán)重的工藝偏差造成了互連線和器件的幾何參數(shù)、電學(xué)參數(shù)與設(shè)計(jì)期望值的顯著偏離，從而直接導(dǎo)致集成電路芯片性能難以預(yù)測，引起了一系列可制造性問題。研究工藝偏差對電路性能參數(shù)的影響是納米工藝下實(shí)現(xiàn)可制造性設(shè)計(jì)的關(guān)鍵和難點(diǎn)。 本文從以上兩方面出發(fā)，在模擬電路模塊行為級(jí)建模和工藝偏差下的電路仿真方面提出了如

3、下算法： (1)本文提出采用SGWD小波逼近算法建立模擬電路模塊的行為級(jí)模型。為了降低在輸入信號(hào)所在區(qū)間邊界處的建模誤差，提出了周期性展開和偶對稱映射兩種預(yù)處理技術(shù)。周期性展開算法首先將原始輸入輸出函數(shù)進(jìn)行變換，以滿足兩邊界點(diǎn)的函數(shù)值相同，再作周期性擴(kuò)展，然后對擴(kuò)展后的周期性函數(shù)采用SGWD小波基做逼近。偶對稱映射算法需要將原始的輸入輸出函數(shù)在兩邊界點(diǎn)處做偶對稱翻轉(zhuǎn)，再采用SGWD小波逼近。與多項(xiàng)式逼近等算法相比，本文提出的算法

4、具有更高的建模精度。 (2)為解決工藝偏差較小情況下的互連線快速仿真問題，本文提出了一次性投影降階算法OPM(One-shot projection method)。根據(jù)OPM算法構(gòu)造的投影矩陣張成的空間與CMU大學(xué)提出的依據(jù)擾動(dòng)法得到的投影矩陣張成的空間是相同的。由于這一投影矩陣與隨機(jī)參數(shù)無關(guān)，OPM算法可在蒙特卡羅分析之前通過一次性投影得到降階系統(tǒng)，而不需要如擾動(dòng)法一樣，在每一個(gè)蒙特卡羅采樣點(diǎn)重復(fù)求取投影矩陣和降階系統(tǒng)。因此

5、，OPM算法能夠以比擾動(dòng)法低得多的計(jì)算復(fù)雜度得到相同精度的求解結(jié)果。 (3)為分析工藝偏差下非線性電路的穩(wěn)態(tài)響應(yīng)，本文將隨機(jī)配置法與稀疏網(wǎng)格采點(diǎn)技術(shù)相結(jié)合，提出了SSCA(Stochastic Sparse-grid Collocation Method)算法。與已有方法相比，SSCA具有如下優(yōu)點(diǎn)：首先，SSCA算法采用定義在高斯分布意義下的Hermite正交多項(xiàng)式對隨機(jī)參數(shù)做展開，與泰勒展開等算法相比，具有最優(yōu)的(指數(shù))收斂速

6、度。其次，與需要求解耦合大規(guī)模非線性方程的隨機(jī)Galerkin方法不同，采用隨機(jī)配置法對工藝偏差下的非線性電路分析，只需在某些固定配置點(diǎn)處求解固定工藝參數(shù)的原系統(tǒng)，計(jì)算復(fù)雜度小得多。最后，稀疏網(wǎng)格采點(diǎn)方法能夠在保證求解精度的同時(shí)極大的減少計(jì)算復(fù)雜度，避免了直接張量積采點(diǎn)方法導(dǎo)致的配置點(diǎn)個(gè)數(shù)隨隨機(jī)參數(shù)個(gè)數(shù)的增加而指數(shù)增長。同時(shí)也避免了Arizona大學(xué)提出的ECM采點(diǎn)算法的“龍格現(xiàn)象”和“秩虧問題”，對于強(qiáng)非線性電路系統(tǒng)的隨機(jī)分析極為有效